• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE transactions on very large scale integration (VLSI) systems >Design of FPGA interconnect for multilevel metallization
【24h】

Design of FPGA interconnect for multilevel metallization

机译：用于多层金属化的FPGA互连设计

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

How does multilevel metallization impact the design of field-programmable gate arrays (FPGA) interconnect? The availability of a growing number of metal layers presents the opportunity to use wiring in the third dimension to reduce area and switch requirements. Unfortunately, traditional FPGA wiring schemes are not designed to exploit these additional metal layers. We introduce an alternate topology, based on Leighton's mesh-of-trees (MoT), which carefully exploits hierarchy to allow additional metal layers to support arbitrary device scaling. When wiring layers grow sufficiently fast with aggregate network size (N), our network requires only O(N) area; this is in stark contrast to traditional, Manhattan FPGA routing schemes where switching requirements alone grow superlinearly in N. In practice, we show that, even for the admittedly small designs in the Toronto "FPGA Place and Route Challenge," arity-4 MoT networks require 26% fewer switches than the standard, Manhattan FPGA routing scheme.
机译：多级金属化如何影响现场可编程门阵列（FPGA）互连的设计？越来越多的金属层的可用性提供了使用三维布线以减少面积和开关要求的机会。不幸的是，传统的FPGA布线方案并非旨在利用这些额外的金属层。我们基于Leighton的树状网格（MoT）引入了一种替代拓扑，该拓扑仔细地利用层次结构以允许其他金属层支持任意设备缩放。当布线层以总网络大小（N）足够快地增长时，我们的网络仅需要O（N）区域；这与曼哈顿的传统FPGA路由方案形成了鲜明的对比，在传统的曼哈顿FPGA路由方案中，交换要求仅在N中呈超线性增长。实际上，我们表明，即使对于多伦多“ FPGA布局和路由挑战”中公认的小型设计，arity-4 MoT网络与标准的曼哈顿FPGA路由方案相比，所需的交换机数量减少了26％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号