...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>トランジスタ技術 >HDL記述による設計法をマスタする－実験で学ぶロジック回路設計：第6回 定石1 組み合わせ回路の記述方法
【24h】

HDL記述による設計法をマスタする－実験で学ぶロジック回路設計：第6回 定石1 組み合わせ回路の記述方法

机译：HDL描述 - 逻辑电路设计学习在实验中的设计方法硕士：第6个国家1组合电路描述方法

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

今回は，組み合わせ回路の記述に便利な条件演算子による記述法をマスタしましょう．入力に対する出力が表として決まっているようなとき，条件演算子を使うとHDLで簡単にロジック回路を記述できます．ある入力信号を加えたとき，いつでもその入力信号に対応する出力が得られるロジック回路を組み合わせ回路と呼びます．実際のロジック回路では，1か0の信号を何本かまとめた多ビットの信号を扱う必要が出てきます．ビット数が増えると，設計が次第に困難になります．そhなときに有効なのが演算子です．複雑になってしまう回路でも，簡単な記述で済hでしまいます．
机译：这一次，让我们通过条件运算符来掌握描述方法，方便的组合电路的描述。 当输入到输入的输出被确定为表时，条件操作员可以轻松地使用HDL写入逻辑电路。 当施加某个输入信号时，能够随时获得与输入信号相对应的输出的逻辑电路称为组合电路。 实际的逻辑电路需要需要处理多个信号的数量的多位信号，其中一个信号为1或0。 随着比特数量的增加，设计变得更加困难。 它是一个操作员，当h时是有效的。 即使是一个变得复杂的电路，也是一个简要的描述。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号