...
首页> 外文期刊>トランジスタ技術 >IBISモデルの基礎と応用:手軽に使えるI/Oバッファ·モデル
【24h】

IBISモデルの基礎と応用:手軽に使えるI/Oバッファ·モデル

机译:IBIS模型的基础和应用:易于使用的I / O缓冲模型

获取原文
获取原文并翻译 | 示例
           

摘要

IBIS(I/O Buffer Information Specification)モデルとは,CPUやメモリおよびFPGAなどの高速ディジタル回路のシグナル·インテグリティ(信号品質)解析を行うためのI/Oバッファ·モデルです(図1).IBISモデルを活用することによって,試作する前に配線長やトポロジはどのようにすればよいのか,終端はどのようにすればよいのか,シリーズ抵抗はどのくらいにすればよいのか,クロストークの影響を抑えるのにはどのくらいの配線間隔が必要なのか,などの検討が可能になります.また,IBISモデルはチップ全体のピン·アサインの情報も持っているので,CADデータ上のチップに直接モデルを割り当てることができ,基板設計後のレイアウト·データを使った一括シミュレーションを行えます.
机译:IBIS(I / O缓冲信息规范)模型是用于执行信号完整性(信号质量)分析的I / O缓冲模型,例如CPU,存储器和FPGA等高速数字电路(图1)。 通过利用IBIS模型,在试生产之前,应在试生产之前进行布线长度或拓扑的长度,串联电阻应该多长时间,或者串联阻力应该多长时间,并且串扰的效果可以考虑如何长时间需要布线间隔来抑制它。 此外,由于IBIS模型还具有整个芯片的引脚分配信息,因此可以将模型直接分配给CAD数据的芯片,并且可以在板设计后使用布局数据进行批量模拟。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号