...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 7.1-fJ/Conversion-Step 88-dB SFDR SAR ADC With Energy-Free “Swap To Reset”
【24h】

A 7.1-fJ/Conversion-Step 88-dB SFDR SAR ADC With Energy-Free “Swap To Reset”

机译：具有无能耗“交换复位”功能的 7.1fJ/转换步长 88dB SFDR SAR ADC

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The digital-to-analog converter (DAC) in SAR anolog-to-digital converters (ADCs) is often dominant for both power consumption and linearity. Dedicated switching schemes can save power, but mostly focus on conversion energy, whereas the DAC reset can consume significant energy as well. This paper presents an energy-free DAC reset scheme, “swap to reset,” for charge-redistribution SAR ADCs. It is widely applicable to existing low-power switching schemes. Additionally, to limit complexity while maintaining most of the energy savings, it can be utilized for the MSBs of the DAC only while the LSBs use conventional reset. To demonstrate the scheme, it is applied to the 2 MSBs of a 12-b SAR ADC using a split-monotonic DAC in 65-nm CMOS, resulting in an energy saving of 33% for the DAC or 18% for the whole ADC. Besides the “swap to reset,” a rotation is also applied to the 2 MSBs, hence enhancing the linearity to 88-dB spurious free dynamic range. The SAR ADC operates at 0.8-V power supply and 40 kS/s, achieving an signal to noise and distortion ratio of 64.2 dB and a Figure of Merit of 7.1-fJ/conversion step.
机译：SAR无数转换器（ADC）中的数模转换器（DAC）通常在功耗和线性度方面占主导地位。专用开关方案可以节省功耗，但主要关注转换能量，而DAC复位也会消耗大量能量。本文介绍了一种用于电荷再分配SAR ADC的无能耗DAC复位方案，即“交换复位”。它广泛适用于现有的低功耗开关方案。此外，为了在保持大部分节能的同时限制复杂性，它只能用于DAC的MSB，而LSB则使用常规复位。为了演示该方案，使用采用65nm CMOS的分离式单调DAC将其应用于12 b SAR ADC的2个MSB，使DAC节能33%，整个ADC节能18%。除了“交换复位”之外，还对 2 个 MSB 应用了旋转，从而将线性度提高到 88dB 无杂散动态范围。SAR ADC 在 0.8V 电源和 40kS/s 的电压下工作，实现了 64.2dB 的信噪比和失真比，每转换步进的品质因数为 7.1fJ。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号