2 Gb/s 15 pJ/b/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2010年第1期|共8页
• 作者

  Saito M.;

  展开▼
• 作者单位

  Dept. of Electron. & Electr. Eng., Keio Univ., Yokohama, Japan;

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 英语
• 中图分类 NULL;
• 关键词

  CMOS integrated circuits; NAND circuits; flash memories; CMOS; NAND flash memory stacking; bit rate 2 Gbit/s; inductive-coupling programmable bus; relayed transmission; size 0.18 mum; solid state drive; wireless interface; Chip to chip; SiP; inductive coupling; memory stacking; three-dimensional; wireless interconnect;