机译:紧凑型低VDDmin 6T SRAM,采用双分裂控制辅助方案,提高了单元稳定性,读取速度和写入余量
机译:具有扩展的写入/读取稳定性的差分数据感知功率上电(D $ ^ {2} $ AP)8T SRAM单元,适用于更低的VDDmin应用
机译:坚固的12T SRAM单元,具有提高的写入裕度,适用于40 nm CMOS中的超低功耗应用
机译:一个40nm 256kb 6T SRAM,具有阈值电源门控,低摆幅全局读取位线以及具有Vtrip跟踪和负源极线辅助写入功能的电荷共享写入
机译:低功耗和工艺变化感知型SRAM和Cache在SRAM电路,架构和组织中的设计容错能力。
机译:低功耗模拟电路的非线性细胞和分子动力学系统计算:仿真研究
机译:一种新的8T SRAM单元,具有改进的读写边距