卫星数据捕获装置和捕获方法

技术领域

本发明涉及一种数据通信技术，特别是一种卫星数据捕获装置和捕获方法。

背景技术

中国北斗导航系统已经实现亚太中国区域的覆盖，实现了中国区域的导航。由于中国北斗系统和欧洲Galileo导航系统的加入，全球卫星导航系统的版图正在由美国的GPS和俄罗斯GLONASS两强统治的局面，演变成多系统多频点多种信号体制兼容的局势。新的系统和信号的加入，势必会导致新一代全球卫星导航系统（GNSS，Global Navigation SatelliteSystem）接收机需要使用更加通用的兼容多系统的捕获方法。

发明内容

在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本发明的一个主要目的在于提供一种卫星数据捕获装置和捕获方法，兼容多种调制方式，例如二相相移键控（Binary Phase Shift Keying，BPSK）调制，四相相移键控信号（Quadrature Phase Shift Keying，QPSK）调制，二进制偏置载波（Binary Offset Carrier，BOC，多种系统（GPS，GLONASS，北斗2，Galileo），多种码速率和码长。

根据本发明的一方面，一种卫星数据捕获装置，包括：

预处理单元，用于对捕获的数字信号进行预处理，得到第一量化信号和第二量化信号；

存储单元，用于将所述第一量化信号存储成第一量化序列并输出，将所述第二量化信号存储成第二量化序列并输出，以及将伪码存储成伪码序列并输出；

并行累加单元，用于将所述存储单元输出的所述第一量化序列与所述存储单元输出的所述伪码序列进行异或后累加得到第一累加序列，以及将所述存储单元输出的所述第二量化序列与所述伪码序列进行异或后累加得到第二累加序列；

累加结果存储输出单元，用于存储并输出所述第一累加序列和所述第二累加序列；

快速傅里叶变换单元，用于将由所述第一累加序列的预定N位分别作为实部，由所述第二累加序列的预定N位分别作为虚部的复数进行快速傅里叶变换得到N个复数值；

最大值检测单元，用于对所述N个复数值进行最大值查找，得到功率最大值、相应的频率分量和伪码相位；

以及，

判决单元，用于对所述最大值检测单元检测到的功率最大值与预设值进行比较，当二者的比值大于门限值时，则与伪码相应的信号捕获成功。

根据本发明的第二方面，一种卫星数据捕获方法，其特征在于，包括：

对捕获的数字信号进行预处理，得到第一量化信号和第二量化信号；

将所述第一量化信号存储成第一量化序列并输出，将所述第二量化信号存储成第二量化序列并输出，以及将伪码存储成伪码序列并输出；

将所述第一量化序列与所述伪码序列进行异或后累加得到第一累加序列，并将所述第二量化序列与所述伪码序列进行异或后累加得到第二累加序列；

存储并输出所述第一累加序列和所述第二累加序列；

将由所述第一累加序列的预定N位分别作为实部，由所述第二累加序列的预定N位分别作为虚部的复数进行快速傅里叶变换得到N个复数值；

对所述N个复数值进行最大值查找，得到功率最大值、相应的频率分量和伪码相位；

以及，

对所述功率最大值与预设值进行比较，当二者的比值大于门限值时，则与伪码相应的信号捕获成功。

采用本发明的卫星信号捕获装置和捕获方法，兼容多种调制方式（BPSK，QPSK，BOC），多种系统（GPS，GLONASS，北斗2，Galileo），多种码速率和码长，并且运算效率高，较明显的节省了硬件资源。

附图说明

参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。

图1为本发明的卫星信号捕获装置的一种实施方式的结构图；

图2为图1中的预处理单元的一种实施方式的结构图；

图3为图1中的存储单元的数据存储模式的示意图；

图4为图1中的存储单元的伪码存储模式的示意图；

图5、图6为图1中的并行累加单元的并行累加的示意图；

图7为本发明的卫星信号捕获方法的一种实施方式的流程图。

具体实施方式

下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。

参见图1所示，为本发明的卫星数据捕获装置的一种实施方式的结构图。

在本实施方式中，卫星数据捕获装置包括预处理单元10、存储单元20、并行累加单元30、累加结果存储输出单元40、快速傅里叶变换单元50、最大值检测单元60以及判决单元70。

其中，预处理单元10用于对捕获的数字信号进行预处理，得到第一量化信号和第二量化信号。

存储单元20用于将第一量化信号存储成第一量化序列并输出，将第二量化信号存储成第二量化序列并输出，以及将伪码存储成伪码序列并输出；

并行累加单元30用于将存储单元输出的第一量化序列与存储单元输出的伪码序列进行异或后累加得到第一累加序列，以及将存储单元输出的第二量化序列与伪码序列进行异或后累加得到第二累加序列。

累加结果存储输出单元40用于存储并输出第一累加序列和第二累加序列。

快速傅里叶变换单元50用于将由第一累加序列的预定N位分别作为实部，由第二累加序列的预定N位分别作为虚部的复数进行快速傅里叶变换得到N1个复数值，其中N小于或等于N1。

最大值检测单元60用于对相同伪码相位的N1个复数计算平方和，再对其中相同频率分量的值进行M次累加，并对累加结果进行最大值查找，得到功率最大值、相应的频率分量和伪码相位。

判决单元70用于对最大值检测单元60检测到的功率最大值与预设值进行比较，当二者的比值大于门限值时，则与伪码相应的信号捕获成功。

参见图2所示，为预处理单元10的一种实施方式的结构图。

在本实施方式中，预处理单元包括数字频率合成模块11、第一再量化模块12和第二再量化模块13。

其中，数字频率合成模块11用于将捕获的数字信号处理成第一预处理信号和第二预处理信号，第一预处理信号和第二预处理信号为零频附近相互正交的信号。

第一再量化模块12用于将第一预处理信号重新量化成为第一量化信号，第二再量化模块13用于将第二预处理信号重新量化成为第二量化信号。

作为一种实施方式，第一再量化模块12可以包括第一乘法器121，第一FIR滤波器122，第一抽取模块123和第一量化模块124。

第一乘法器121用于将捕获的数字信号与第一预处理信号相乘得到零频附近的第一混合信号data_mi，第一FIR滤波器122用于将第一混合信号data_mi进行滤波得到第一滤波信号data_fi，第一抽取模块123用于将第一滤波信号进行抽取得到第一抽取信号data_di，从而降低信号的处理速率，第一量化模块124用于将第一抽取信号量化成为第一量化信号di1,...,dim。

类似地，第二再量化模块13可以包括第二乘法器131，第二滤波器132，第二抽取模块133和第二量化模块134。

第二乘法器131用于将捕获的数字信号与第二预处理信号相乘得到第二混合信号，第二FIR滤波器132用于将第二混合信号进行滤波得到第二滤波信号，第二抽取模块133用于将第二滤波信号进行抽取得到第二抽取信号，从而降低信号的处理速率，第二量化模块134用于将第二抽取信号量化成为第二量化信号。

数字频率合成模块11对捕获的数字信号adc进行预处理，再分别与捕获的数字信号相乘，得到零频附近的数字信号data_mi和data_mq。data_mi和data_mq分别经过第一FIR滤波器122和第二FIR滤波器132处理后得到data_fi和data_fq，再分别经第一抽取模块123和第二抽取模块133抽取后得到data_di和data_dq，抽取的目的主要在于降低数字信号的处理速率。

接下来，第一量化模块124对data_di重新量化得到“di1，...,dim”，第二量化模块134对data_dq重新量化得到“dq1，...,dqm”，其中dim和dqm都是一个1bit的数，只能表示成“0”和“1”。

第一FIR滤波器122和第二FIR滤波器132具备多组带宽参数，根据具体的情况选择不同的参数。

这里需要注意重新量化的实现和量化后数据的意义。捕获的数字信号一般情况下是两位量化，即量化成+-1和+-3，表1-1给出了相关内容。

以data_di为例子，利用公式(1.1)说明重新量化的实现。

假设data_di的均值为V₀，方差为σ，重新量化为data_ti。data_ti重新量化成“di1，...,dim”，“di1，...,dim”对应的权值为“A1，...,Am”，(1.2)给出了数学表达式。将data_ti量化成+-1和+-3，用2bit表示，具体实现见表1-2。现在为了加快进度，实现的时候只使用了1bit，data_ti量化成+-1，“0”和“1”分别表示-1和+1。

$>\mathrm{data}\_\mathrm{ti}=\left(\begin{array}{cc}+3& \mathrm{data}\_\mathrm{di}\ge \sigma +V_0;\\ +1& \sigma +V_0>\mathrm{data}\_\mathrm{di}\ge V_0;\\ -1& V_0>\mathrm{data}\_\mathrm{di}\ge -\sigma +V_0;\\ -3& \mathrm{data}\_\mathrm{di}<-\sigma +V_0;\end{array}\right)---\left(0.1\right)$>

$>\underset{n=1}{\overset{m}{\Sigma }}(2*\mathrm{din}-1)*\mathrm{An}=\mathrm{data}\_\mathrm{ti}---\left(0.2\right)$>

表1-12bit ADC输入时的信号表示

表1-2重新量化实例

经预处理单元10处理后的第一量化信号di1，...,dim和第二量化信号dq1，...,dqm进入存储单元20进行存储。

由于预处理将数据做了重新量化，可以在性能损失较小的情况下，存储更少的数据，节省后面的存储资源和运算资源。

存储单元20将第一量化信号按时间先后顺序拼接成62位的第一量化序列并输出。存储单元20还将第二量化信号按时间先后顺序拼接成62位的第二量化序列并输出。

如图3所示，存储单元20将第一量化信号和第二量化信号分别按照时间先后顺序拼接成62bit的数据Di(n)和Dq(n)。假设di0(0)是I支路输入的第一个数，di0(k-1)则是第k个数；Di(n,j)表示Di(n)中第j个bit对应的数值。那么Di(1,61)存储的值是di0(0)，Di(1,0)则是di0(61)。那么Di(n,j)和di0(k)存在以下关系：

Di(n,j)=di0(n*62-j-1)     (0.3)

同理Dq(n,j)和dq0(k)满足：

Dq(n,j)=dq0(n*62-j-1)     (0.4)

伪码的存储和数据的存储类似，存储单元20将伪码按照时间先后顺序拼接成31位的伪码序列并输出。

参见图4所示，对伪码p按时间先后拼接成31bit的数据P(n)。假设p(0)是伪码的第一个数，p(k-1)则是第k个数；P(n,j)表示P(n)中第j个bit对应的数值。则有：

P(n,j)=p(n*31-j-1)     (0.5)

基于异或的并行累加的数学推导

假设X1和Y1都是一个1bit的数，其数值为0或1。表1-3给出了时的真值表，从表中可以看出进行异或运算时X1和Y1相同时输出0，相异时输出1。

表1-3的真值表

A1和B1都是一个2bit的有符号数，其数值为-1或1。表1-4给出了A1×B1时的真值表，从表中可以看出进行相乘运算时X1和Y1相同时输出1，相异时输出-1。

表1-4A1×B1的真值表

则Xn与An，Yn与Bn具备如下关系：

An=2×Xn-1     (0.6)

Bn＝2×Yn-1     (0.7)

假设数列X1，....，Xn和数列Y1，....，Yn中，相同下标的数有L个数值相同，则有：

$>Z=\underset{n=1}{\overset{N}{\Sigma }}\mathrm{Xn}\oplus \mathrm{Yn}=N-L---\left(0.8\right)$>

那么相应的数列A1，....，An和数列B1，....，Bn中，相同下标的数有L个数值相同，N-L个不同，则有：

$>C=\underset{n=1}{\overset{N}{\Sigma }}\mathrm{An}\oplus \mathrm{Bn}=L-(N-L)=2L-N---\left(0.9\right)$>

由(0.8)和(0.9)可以得出：

C=N-2Z     (0.10)

参见图5、图6所示，并行累加单元30的并行累加的示意图。

在一种实施方式中，将第一量化序列与伪码序列进行并行累加得到第一累加序列，同时将第二量化序列与伪码序列进行并行累加得到第二累加序列，可以实现2046（62*33）点的并行累加。

并行累加有两种结果输出模式，可以根据捕获的数字信号的特性进行选择。一种是将并行计算出来的结果Si2(m,n,1),...,Si2(m,n,11)串行输出（图5），另一种是直接输出2046点的结果Si3(m,n)（图6）。

经并行累加单元30处理后的第一累加序列和第二累加序列输入到累加结果存储单元40进行存储。

并行累加单元30可以在现场可编程门阵列（Field－ProgrammableGate Array,FPGA）中实现。并行累加可以充分利用FPGA的特性，进而节约硬件资源。

在一种实施方式中，累加结果存储输出单元40可以包括两组双RAM存储器，用于分别对第一累加序列和第二累加序列进行存储和输出的乒乓操作。

例如，第一累加序列存入第一双RAM存储器。每一个双RAM存储器包含两组RAM存储器。第一累加序列首先存入第一RAM存储器，当第一组存满了后，相应的数据存入第二组RAM存储器，同时启动对第一组数据的读出。第二组RAM存储器存满了后，数据存储切换到第一组RAM存储器，同时启动对第二组数据的读出。

采用乒乓操作，可以充分利用存储空间，因而可节省硬件中的存储资源。

快速傅里叶变换单元50将由累加结果存储输出单元40输出的第一累加序列的预定N位分别作为实部，由累加结果存储输出单元40输出的第二累加序列的预定N位分别作为虚部的复数进行快速傅里叶变换得到N1个复数值，即为频谱值，其中N小于或等于N1。

最大值检测单元60对快速傅里叶变换单元50输出的N1个复数值对相同伪码相位的N1个复数计算平方和（相干积分），再对其中相同频率分量的值进行M次累加（非相干积分），并对累加结果进行最大值查找，得到功率最大值、相应的频率分量和伪码相位。其中，进行非相干积分时选取的预设次数（M）与非相干积分时选取的预设的加权系数根据需要捕获的信号的特性以及具体需求来进行设置。

在一种实施方式中，最大值检测单元60对非相干积分后的N个累加结果作比较，得到第i次功率最大值Pmax_i和相应的频率分量fre_i。

最大值检测单元60获取一个周期内的Pmax_i和相应的频率分量fre_i，最终得到一个周期匹配相关的功率最大值Pmax、相应的频率分量fre和相应的伪码相位Paddr。

最后，判决单元70对最大值检测单元60检测到的功率最大值Pmax与预设值进行比较，当二者的比值大于门限值时，则与伪码相应的信号捕获成功。判决单元70例如可以设置在DSP中。

例如，首先利用一个不存在的伪码，经预处理单元10、存储单元20、并行累加单元30、累加结果存储输出单元40、快速傅里叶变换单元50和最大值检测单元60处理后得到最大值Pmax，设为Pmax0。然后，对与需要的伪码相对应的捕获信号进行做捕获，得到最大值Pmax，设为Pmax1。当Pmax1/Pmax0大于预设的门限值R时，则认为捕获成功，否则认为失败。

参见图7所示，为本发明的卫星数据捕获方法的一种实施方式。

在本实施方式中，卫星数据捕获方法包括：

S10:对捕获的数字信号进行预处理，得到第一量化信号和第二量化信号；

S20：将第一量化信号存储成第一量化序列并输出，将第二量化信号存储成第二量化序列并输出，以及将伪码存储成伪码序列并输出；

S30:将第一量化序列与伪码序列进行异或后累加得到第一累加序列，并将第二量化序列与伪码序列进行异或后累加得到第二累加序列；

S40：存储并输出第一累加序列和第二累加序列；

S50：将由第一累加序列的预定N位分别作为实部，由第二累加序列的预定N位分别作为虚部的复数进行快速傅里叶变换得到N1个复数值，其中N小于或等于N1；

S60：对相同伪码相位的N1个复数计算平方和（相干积分），再对其中相同频率分量的值进行M次累加（非相干积分），并对累加结果进行最大值查找，得到功率最大值、相应的频率分量和伪码相位。其中，进行非相干积分时选取的预设次数（M）与非相干积分时选取的预设的加权系数根据需要捕获的信号的特性以及具体需求来进行设置。

以及，

S70：对功率最大值与预设值进行比较，当二者的比值大于门限值时，则与伪码相应的信号捕获成功。

在S70中，预设值的选取例如可以按照以下方法进行：

例如，首先利用一个接收到信号中不存在但是特性相同的伪码，经预处理单元10、存储单元20、并行累加单元30、累加结果存储输出单元40、快速傅里叶变换单元50和最大值检测单元60处理后得到最大值Pmax，设为Pmax0。然后，对与需要的伪码相对应的捕获信号进行做捕获，得到最大值Pmax，设为Pmax1。当Pmax1/Pmax0大于预设的门限值R时，则认为捕获成功，否则认为失败。

在一种实施方式中，步骤S10可以具体包括：

S11：将捕获的数字信号处理成第一预处理信号和第二预处理信号，第一预处理信号和第二预处理信号为零频附近相互正交的信号；

S12：将第一预处理信号重新量化成为第一量化信号；

以及，

S13：将第二预处理信号重新量化成为第二量化信号。

步骤S12可以具体包括：

将捕获的数字信号与第一预处理信号相乘得到第一混合信号，将第一混合信号进行滤波得到第一滤波信号，将第一滤波信号进行抽取得到第一抽取信号，将第一抽取信号量化成为第一量化信号。

步骤S13可以具体包括：

将捕获的数字信号与第二预处理信号相乘得到第二混合信号，将第二混合信号进行滤波得到第二滤波信号，将第二滤波信号进行抽取得到第二抽取信号，将第二抽取信号量化成为第二量化信号。

在一种实施方式中，步骤S20可以具体包括：

将第一量化信号按时间先后顺序拼接成62位的第一量化序列并输出；

将第二量化信号按时间先后顺序拼接成62位的第二量化序列并输出；

以及，

将伪码按照时间先后顺序拼接成31位的伪码序列并输出。

在一种实施方式中，步骤S30还可以包括：

根据捕获的数字信号的特性选择将所述第一累加序列和第二累加序列串行输出或并行输出。

在一种实施方式中，步骤S40可以具体包括：

分别对第一累加序列和第二累加序列进行存储和输出的乒乓操作。

采用本发明的卫星数据捕获装置和捕获方法，兼容多种调制方式（BPSK，QPSK，BOC），多种系统（GPS，GLONASS，北斗2，Galileo），多种码速率和码长，且运算速率较高，且可节省硬件资源。

上面对本发明的一些实施方式进行了详细的描述。如本领域的普通技术人员所能理解的，本发明的方法和装置的全部或者任何步骤或者部件，可以在任何计算设备（包括处理器、存储介质等）或者计算设备的网络中，以硬件、固件、软件或者它们的组合加以实现，这是本领域普通技术人员在了解本发明的内容的情况下运用他们的基本编程技能就能实现的，因此不需在此具体说明。

此外，显而易见的是，在上面的说明中涉及到可能的外部操作的时候，无疑要使用与任何计算设备相连的任何显示设备和任何输入设备、相应的接口和控制程序。总而言之，计算机、计算机系统或者计算机网络中的相关硬件、软件和实现本发明的前述方法中的各种操作的硬件、固件、软件或者它们的组合，即构成本发明的设备及其各组成部件。

因此，基于上述理解，本发明的目的还可以通过在任何信息处理设备上运行一个程序或者一组程序来实现。所述信息处理设备可以是公知的通用设备。因此，本发明的目的也可以仅仅通过提供包含实现所述方法或者设备的程序代码的程序产品来实现。也就是说，这样的程序产品也构成本发明，并且存储或者传输这样的程序产品的介质也构成本发明。显然，所述存储或者传输介质可以是本领域技术人员已知的，或者将来所开发出来的任何类型的存储或者传输介质，因此也没有必要在此对各种存储或者传输介质一一列举。

在本发明的设备和方法中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。还需要指出的是，执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行，但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。

虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。