双金属镶嵌金属布线图案的形成方法和形成的布线图案

技术领域

本发明涉及形成金属布线图案的方法，并更特别地，涉及一种使用双金属镶嵌技术形成金属布线图案的方法，以及由此形成的金属布线图案。

背景技术

集成电路器件中使用的金属布线图案通常是由铜(Cu)形成，因为铜具有相对低的电阻率，特别是与由像铝(Al)这样的其它材料形成的金属布线图案相比。这些金属布线图案通常是由金属间介电层彼此隔开。为了降低相邻金属布线图案之间的寄生电容并降低它们的RC延迟，采用具有相对低的介电常数值(即，低K介质)的介电层作为金属间介电层。

利用低K介质的金属镶嵌处理技术，被用来在集成电路衬底上界定铜布线图案。这些技术通常包括在第一铜布线图案上形成低K介电层，接着在低K介电层中形成暴露出第一铜布线图案的上表面的通孔和沟槽。然后用铜布线层填充这些通孔和沟槽，其中铜布线层可以使用电镀技术形成。接着可以使用例如化学机械抛光(CMP)这样的平坦化技术来将铜布线层平坦化为多个第二铜布线图案，并由此完成双金属镶嵌布线制造工艺。

图1A-1D显示了常规双金属镶嵌处理技术的示例。在图1A中，第一低K介电层10形成在衬底(例如，半导体衬底)上。可以对该第一低K介电层10进行构图，以在其中界定沟槽，该沟槽随后被下金属线12(例如，铜线)填充。如图所示，在该第一低K介电层10上形成蚀刻停止层14和电绝缘层16(例如，二氧化硅)。此后，如图1B所示，在电绝缘层16上形成第二低K介电层17。接着执行常规的构图和蚀刻步骤，以界定穿过第二低K介电层17、电绝缘层16和蚀刻停止层14延伸并暴露出下金属线12的通孔/沟槽18。如图所示，这些构图和蚀刻步骤可以形成在下金属线12中界定凹形的通孔18。本领域技术人员应理解，下金属线12中的凹形的形成和将该凹形暴露在包含氧气的环境中可能导致在下金属线12上形成氧化残留物(未示出)。通过将下金属线12暴露在包含有例如稀释HF(DHF)的湿法清洁溶液中，可以去除该氧化残留物。然而，暴露在湿法清洁溶液中也可能导致在有可能与清洁溶液反应的电绝缘层16中形成底切区20。

现在参考图1C，例如使用例如物理气相沉积(PVD)技术，执行在通孔18内沉积第一阻挡金属层的步骤。该第一阻挡金属层可以是具有从大约50到大约100范围内的厚度的氮化钽层。在后续的步骤中，该第一阻挡金属层用作铜扩散的阻挡。可惜，底切区20的存在可能妨碍在通孔18的侧壁上形成均匀的第一阻挡金属层。接着可以执行定向蚀刻步骤，用来从下金属线12的上表面去除部分的第一阻挡金属层，从而将第一阻挡金属层构图成侧壁阻挡部分22。这样从下金属线12上去除第一阻挡金属层，可能导致下金属线12和后续形成的铜插塞之间的接触电阻降低。

本领域技术人员应了解，为了使下金属线12的上表面暴露出来而对第一阻挡金属层进行定向蚀刻，可能导致在通孔18的下部侧壁上形成再溅射铜间隙壁24。由于底切区20的存在，侧壁阻挡部分22不足以保护它，来自铜间隙壁24的铜原子混入到第二低K介电层17中。铜原子这样掺杂进第二低K介电层17中可能增加形成在第二低K介电层17中的相邻金属线之间的漏电流。这样漏电流的增加可能通过增加第二低K介电层17中的时间依赖的介电击穿(TDDB)，降低器件的可靠性。

现在参考图1D，接着使用例如物理气相沉积(PVD)在通孔18内共形地沉积第二阻挡金属层26。该第二阻挡金属层26可以是具有从大约40到大约200范围的厚度的粘附增强钽层(Ta)。然后可以在第二阻挡金属层26上沉积均厚铜仔晶层(未示出)，接着用铜电镀填满通孔18。然后可以通过执行平坦化技术来在通孔18中界定上金属线28。

发明内容

本方面的实施例包括通过在集成电路衬底上形成第一金属布线图案(例如，铜布线图案)并在该第一金属布线图案上形成蚀刻停止层而形成集成电路的方法。这些步骤之后，在该蚀刻停止层上形成电绝缘层，并在该电绝缘层上形成金属间介电层。通过依次选择性地蚀刻该金属间介电层和该电绝缘层，在其中界定暴露出该蚀刻停止层的第一部分的开口。该开口可以包括沟槽和从该沟槽底部向下延伸的通孔。在该开口的侧壁上并直接在该蚀刻停止层的第一部分上形成第一阻挡金属层。从该蚀刻停止层的第一部分上选择性地去除部分该第一阻挡金属层。可以使用各向异性蚀刻步骤执行该选择性去除。接着以一段充分的时间选择性地蚀刻该蚀刻停止层的第一部分，以暴露出第一金属布线图案的一部分。在该蚀刻步骤中，第一阻挡金属层被用作蚀刻掩模。接着在该开口中形成第二金属布线图案(例如，上部铜布线图案)，以完成双金属镶嵌结构。

按照这些实施例的其它的方面，在形成第二阻挡金属层的步骤之前执行在该开口的侧壁上和该第一金属布线图案的暴露部分上形成第二阻挡金属层的步骤。在第二阻挡金属层形成之后，接着进行通过在一段充分时间内选择性地蚀刻部分的第二阻挡金属层，暴露出部分的第一金属布线图案的步骤。

本发明更进一步的实施例包括通过在集成电路衬底上形成第一铜布线图案并在该第一铜布线图案上形成包含SiCN的蚀刻停止层而形成集成电路的方法。在该蚀刻停止层上形成具有从大约100到大约500范围的厚度的二氧化硅层，并在该二氧化硅层上形成包含SiCOH的金属间介电层。依次选择性地蚀刻该金属间介电层和该二氧化硅层，以在其中界定暴露出蚀刻停止层的第一部分的开口。在该开口的侧壁上并直接在该蚀刻停止层的第一部分上形成包含钽的第一阻挡金属层。从该蚀刻停止层的第一部分选择性地去除部分的该第一阻挡金属层。在充足的时间内对该蚀刻停止层的第一部分进行蚀刻，以暴露出该第一铜布线图案的上表面的一部分。在这个蚀刻步骤中，第一阻挡金属层被用为蚀刻掩模。接着形成在第一阻挡金属层、蚀刻停止层的侧壁以及第一铜布线图案的暴露部分上延伸的含有钽的第二阻挡金属层。通过选择性地去除该第二阻挡金属层来暴露出第一铜布线图案。在该第二阻挡金属层上并直接在该第一铜布线图案上形成包含钽的第三阻挡金属层。此后，用第二铜布线图案填充该开口，以完成双金属镶嵌铜互连结构。

附图说明

图1A-1D是显示形成集成电路的双金属镶嵌铜互连结构的传统方法的中间结构的截面图。

图2A-2H是显示按照本发明的实施例形成集成电路的双金属镶嵌铜互连结构的方法的中间结构的截面图。

图2A-2E和3是显示按照本发明的实施例形成集成电路的双金属镶嵌铜互连结构的方法的中间结构的截面图。