集成电路连续性测试方法及集成电路接触电阻的测量方法

技术领域

本发明涉及一种集成电路连续性测试方法及集成电路接触电阻的测量方法，特别是涉及一种利用电流量测集成电路以进行连续性测试的集成电路连续性测试方法及集成电路接触电阻的测量方法。

背景技术

集成电路(Integrated Circuit，简称IC)是将电晶体、静电放电元件(e1ectrostatic discharge，简称ESD)和电容器等电子元件整合至硅晶片上，以形成完整且符合逻辑的电路，可具有控制、计算及记忆等的功能，广泛地应用于各种电子产品。集成电路的制作过程，包含设计、拉晶、晶圆切片、抛光、氧化、扩散、沉积、光罩、蚀刻、晶圆侦测、晶粒切割、晶粒贴附、打线、封装与测试等步骤。其中，测试步骤是对集成电路的电性等特性进行测试，以确保该集成电路的品质。因此，在集成电路的制作过程中，测试步骤是一相当重要的步骤。

请参阅图1所示，是现有习知的集成电路测试方法的示意图，绘示为现有传统的集成电路开/断路测试的方法，以导入一直流电流于一测试元件(device under test，简称DUT)101来量测其电压值，以决定该测试元件的导通性是否良好。如图1所示，电流由该测试元件的一第一接脚102进入该测试元件101，然后由该测试元件的一第二接脚103离开，藉此测量该第一接脚102与该第二接脚103之间电压差的数值。而其对测量结果的判断为若该电压差介于0.3伏特(voltage)至1.5伏特，则该测试元件的测试结果为通过(pass)，若在此一范围之外则为失败(fail)。

如图1所示，该电压差亦等同于通过一静电放电元件104的电压差，当外加电流为100微安培(μA)而该静电放电元件的接触电阻105(contactresistance)为900欧姆(Ω)的情况下，则所得到的测试电压值仅会增加0.09伏特，这个增加的数值对于上述的开路/断路测试而言是在会被判定为通过的范围内，但是，一测试元件具有900欧姆的接触电阻则可能让此测试元件在功能测试(functional test)时的结果被判定为异常。

由此可知，由于现有传统的开路/断路测试方法无法针对电阻105进行量测，而会造成在判断上的出现错误进而影响到测试元件整体的品质。因此，亟需提出一种集成电路测试的方法，以解决传统技术上无法量测电阻的问题，并改善量测中对测试元件的接触电阻无法精准测量的问题，以确保测试元件的品质。因此如何能创设一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的集成电路测试方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，能够改进一般现有的集成电路测试方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的集成电路测试方法存在的缺陷，而提供一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，所要解决的技术问题是使其可以解决传统集成电路测试技术上无法量测电阻的问题，并可改善量测中对测试元件的接触电阻无法精准测量的问题，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路连续性测试方法，其包括以下步骤：提供一测试元件；将该测试元件的一第一接脚接零参考电位；外加一电压于该测试元件的一第二接脚；以及测量通过该第一接脚及该第二接脚的一电流值；藉此，对测试元件进行较精准的测量，以确保测试元件的品质。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路连续性测试方法，其中所述的外加电压为该测试元件的临界电压值加上0.2伏特。

前述的集成电路连续性测试方法，其中所述的测试元件的临界电压包含为0.7伏特。

前述的集成电路连续性测试方法，其中所述的外加电压导入后可形成一测试回路。

前述的集成电路连续性测试方法，其中所述的测试元件可以为记忆体(memory，记忆体即存储介质，存储器，内存等，本文均称为记忆体)、系统单晶片(system on chip，SOC)、液晶荧幕显示器驱动晶片、电荷耦合元件(Charge Coupled Device，CCD)、混讯或是射频集成电路。

前述的集成电路连续性测试方法，其中更包含利用该外加电压除以该电流值以得到一接触电阻值。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路连续性测试方法，其包括以下步骤：提供一测试元件，是包含一静电放电元件；该测试元件的一第二接脚接零参考电位；外加一电压装置在该测试元件的一第一接脚；以及测量在该第一接脚与该第二接脚间的该静电放电元件的一电流值；藉此，对测试元件进行较精准的测量，以确保测试元件的品质。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路连续性测试方法，其中所述的电流值包含为毫安培等级。

本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种集成电路接触电阻的测量方法，包括以下步骤：提供一测试元件；将该测试元件的一第二接脚接零参考电位；外加一电压在该测试元件的一第一接脚；测量通过该第一接脚及该第二接脚的一电流值；以及利用该电流值计算出该测试元件的一接触电阻；藉此，对测试元件进行较精准的测量，以确保测试元件的品质。

本发明的目的及解决其技术问题另外还再采用以下的技术方案来实现。依据本发明提出的一种集成电路接触电阻的测量方法，其包括以下步骤：提供一测试元件，是包含一静电放电元件；该测试元件的一第二接脚接零参考电位；外加一电压装置在该测试元件的一第一接脚；在该第一接脚与一第二接脚间测量该静电放电元件的一电流值；以及利用该电流值计算出该测试元件的一接触电阻；藉此，对测试元件进行较精准的测量，以确保测试元件的品质。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

为达到上述目的，本发明提供一种集成电路测试的方法，是利用集成电路的二接脚，量测该集成电路的一静电放电元件的电流值，以间接得到接触电阻的方法。该方法包含下列步骤：首先，提供一测试元件；然后，将该测试元件的一第二接脚接零参考电位；以及，外加一电压在该测试元件的一第一接脚；最后，在该测试元件的该第一接脚与该第二接脚间测量出所对应的一电流值。藉此，则可由该电流值与该电压来得出该测试元件的电阻值，因此该测试元件的测量可得出较精准的结果，以确保测试元件的品质。

借由上述技术方案，本发明集成电路连续性测试方法及集成电路接触电阻的测量方法至少具有下列优点及有益效果：以本发明的方法来对集成电路进行连续性测试，可以解决现有传统集成电路测试技术上无法量测电阻的问题，并且可以改善量测中对测试元件的接触电阻无法精准测量的问题，而可以确保测试元件的品质。

综上所述，本发明是有关于一种集成电路连续性测试方法及集成电路接触电阻的测量方法，是提供一种集成电路测试的方法，包含提供一集成电路，其包含一静电放电元件，利用该集成电路的两接脚以测量该静电放电元件的一电流值，得以精准计算出该集成电路的接触电阻。该测试方法包含下列步骤：首先，提供一测试元件，其具有一第二接脚，并将该第二接脚接零参考电位；然后，外加一电压在该测试元件的一第一接脚；最后，在一第二接脚与该第一接脚间测量一静电放电元件的一电流值。藉此，对测试元件进行较精准的测量，以确保测试元件的品质。本发明具有上述诸多优点及实用价值，其不论在方法或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的集成电路测试方法具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是现有习知的集成电路测试方法的示意图。

图2是本发明集成电路测试方法的示意图。

图3是本发明集成电路测试方法的流程图。

图4是量测集成电路所得的电压及电流关系的示意图。

图5是本发明集成电路进阶测试方法的示意图。

图6是本发明集成电路进阶测试方法的流程图。

图7是集成电路电流崩溃的电压电流关系的示意图。

101：测试元件                102：第一接脚

103：第二接脚                104：静电放电元件

105：电阻                    201：测试元件

202：第一接脚                203：第二接脚

204：静电放电元件            205：电阻

S301：提供一测试元件         S302：将该测试元件的一第二接地

S303：外加一电压装置在该测试元件的一第一接脚

S304：测量该第一接脚及该第二接脚间的一电流值

501：测试元件                502：第一接脚

503：电阻                    504：静电放电元件

505：第二接脚                S601：提供一测试元件

S602：外加一电压在该测试元件的一第一接脚

S603：在该第一接脚与一第二接脚间测量一静电放电元件的一电流值