实现CPAD缓和效应的装置和方法

技术领域

本公开内容总体上涉及电子电路。更具体地而非排他地，本公开内容 涉及一种用以实现焊盘电容(Cpad)缓和效应的电路和方法。

背景技术

在计算机和电信中输入/输出(I/O)起着至关重要的作用。高速串行 通信相比于并行通信可提供更大的优势。在距离方面，线缆的成本和同步 要求使得串行通信成为一种实用的选择。在速度方面，一旦数据速率超过 了约1Gb/s，则并行通信可能就不能再提供可靠的、成本有效的手段来保 持信号同步。

然而，基于串行I/O的设计随着信号处理变得更加复杂，有着自身的性 能局限性。焊盘电容可能是高速串行I/O性能的一个关键限制。Cpad可能 会降低上升/下降沿速率、在接收端引入插入损耗和终端失配、并产生符号 间干扰(ISI)的抖动。

附图说明

参考以下附图将描述非限制性和非排他性实施例，其中，除非另有说 明，在各个视图中相似的附图标记指代相似的部件。

图1是根据一个实施例的终端电阻(Rterm)调节系统的示意图。

图2是根据一个实施例的电流调节系统的示意图。

图3是根据各个实施例的用于Rterm调节的示例性过程的流程图；

图4是示出了根据各个实施例的适用于实施用以实现Cpad缓和效应 (mitigation effect)的所公开的电路和方法的示例计算机系统的框图。

具体实施方式

这里描述了用于Rterm调节以实现Cpad缓和效应的装置和方法的实施 例。在下面的描述中，给出了许多具体细节以提供对实施例的透彻理解。 实施例可以在没有一个或多个具体细节的情况下实施，或者采用其它方法、 组件、材料等来实施。在其它实例中，没有具体地示出或描述公知的结构、 材料或操作，以避免混淆本实施例的方面。

说明书通篇引用的“一个实施例”或“实施例”表示结合该实施例所 描述的特定的特征、结构或特性被包括在至少一个实施例中。因此，该说 明书通篇中多处出现的短语“在一个实施例中”或“在实施例中”并非必 须指代同一个实施例。此外，特定的特征、结构或特性可在一个或多个实 施例中以任何适合的方式被组合。

一个实施例提供了一种调节电流模式驱动器的Rterm以缓和Cpad的影 响从而实现Cpad缓和效应的装置以及相关方法。该装置的实施例可增大 Rterm值，从而当其Cpad在从低到高转变时能够使得耦合的焊盘被迅速地 充电。同样，Rterm的值可被减小以当焊盘在从高到低的转变时使得Cpad 能够被迅速地放电。因此，可以实现诸如急剧的转变边缘、信号离开驱动 器的较快的转变时间、从驱动器发送的信号增大的眼图容限(eye margin) 等之类的Cpad缓和效应。这些Cpad缓和效应可改善高速串行I/O性能。

现在参照图1，总体上示出了一个实施例中的Rterm调节系统100。在 实施例中，系统100可具有耦合到子系统120和140的电源110。子系统 120可包括缓冲器122、开关124，脉冲发生器126、输出端132、焊盘134 和电阻器136。子系统140可类似地包括缓冲器142、开关144、脉冲发生 器146、输出端152、焊盘154和电阻器156。

在实施例中，电源110可为一个电流源，其可提供恒定电流至子系统 120和140。电源110可耦合到开关124的一个端子。开关124的另一个端 子可耦合到缓冲器122。开关124的另外的一个端子还可以耦合到输出端 132、焊盘134和电阻器136。缓冲器122可以耦合到脉冲发生器126，并 且两者都可接收控制信号Di+。脉冲发生器126还可以耦合到电阻器136。

类似地，电源110可耦合到开关144的一个端子。开关144的另一个 端子可以耦合到缓冲器142。开关144的另外的一个端子还可耦合到输出端 152、焊盘154和电阻器156。缓冲器142可以耦合到脉冲发生器146，并 且两者都可接收控制信号Di-。脉冲发生器146还可以耦合到电阻器156。

在实施例中，开关124或144可使用p沟道金属氧化物半导体场效应 晶体管(MOSFETs)来以P型金属氧化物半导体(PMOS)逻辑的方式实现。 在实施例中，开关124或144可使用n型MOSFETs来以N型金属氧化物半 导体(NMOS)逻辑的方式实现。开关124或144可具有至少两种状态，即 一个导通状态和一个关断状态，从而可以起开关的作用以被接通或断开。 当开关124或144被导通时，来自电源110的电流可分别流向输出端132 或152。输出端132或152可以是输出驱动器以输出电信号，例如，将电信 号输出至通信信道(未示出)。

在实施例中，开关124或144的状态可分别由控制信号Di+或Di-进行 控制。在一些实施例中，控制信号Di+或Di-可以被配置为彼此相反的差分 信号。例如，当Di+为高且Di-为低时，开关124将进入关断状态，而开关 144将进入导通状态。由此，来自电源110的电流可以通过开关144流向输 出端152。同理，当Di+从高变为低且Di-从低变为高时，开关124将进入 导通状态，而开关144将进入关断状态。由此，来自电源110的电流可以 通过开关124流向输出端132。因此，根据控制信号Di+或Di-，来自电源 110的电流可以交替地流入子系统120和140。当控制信号Di+或Di-是差 分信号时，输出端132和152也可以是差分的。因此，系统100可显示出 对称行为，并且可以用于在串行链路中发送差分信号。

对应于通信信道中的接收器的实际有效数据时间的在输出端132和152 处的眼图容限(或眼开程度(eye opening))可被焊盘134的充电/放电速 率所限制。在实施例中，焊盘134可具有焊盘电容。当电流流经子系统120 或140时，它需要被灌入它们各自的电阻器136或156，并对焊盘134或 154进行充电，从而使得输出端132或152上升到期望的电压电平。因此， 在开关124或144改变其状态与在输出端132或152处见到足够的电压之 间会具有一定滞后，这是由于焊盘134和154的焊盘电容。由此，由于Cpad， 输出端132和152的眼图容限可能被降低。

对于高速串行通信来说期望改进眼图容限，因为眼图容限对应于通信 信道中的接收器的实际有效数据时间。在实施例中，电阻器136或156的 电阻可以被调节以缓和Cpad效应，从而增大输出端132或152的眼图容限。 例如，当输出端132或152的电压从低变为高时，电阻器136或156的电 阻可以被增大以限制分流到电阻上的电流并且使得更多的电流流入焊盘 134或154以使得它们被更快的充电。相反，当输出端132或152的电压从 高变为低时，电阻器136或156的电阻可以减少，以使得焊盘134或154 较快地放电。结果是，输出端132或152的眼图容限可能被增大。

在实施例中，系统100可以是电流模式驱动器，并且用于高速串行通 信。焊盘134或154的焊盘电容越高，则预期可能产生越多的信号损失。 电阻器136和156可以是终端电阻器，其被配置为终止线缆或吸收例如由 阻抗失配所引起的从信道反弹回来的信号反射。通过本公开内容中的教导 的加深理解，电流模式驱动器可以调节其终端电阻器，从而实现焊盘134 或154的较快的充电或放电。这可以缓和Cpad效应，并且由此增大用于高 速通信的输出端132或152上的眼图容限。

在实施例中，可以在焊盘134或154的转变边沿期间调节电流模式驱 动器的Rterm，例如当数据从传送器进入信道中时，或者当焊盘134或154 进行充电或放电时。利用本公内容中的教导的加深理解，并且当与具有静 态电阻器的系统相比时，向下传播至信道的信号转变的边沿可以更陡峭， 并且信道插入损耗可以得到改进，由于焊盘134或154的Cpad的降低。

在实施例中，脉冲发生器126或146可被配置为在分别接收控制信号 Di+或Di-之后，控制对电阻器136或156的调节的时序以及持续时间。例 如，脉冲发生器126或146可以被配置为控制脉冲频率、脉冲宽度、延迟、 脉冲电压电平以及脉冲的上升时间和下降时间。在一个实施例中，脉冲发 生器126或146可以被配置为设置在开关124或144改变其状态之后到开 始进行电阻器136或156的电阻调节时的延迟，例如，从关断到导通。在 另一个实施例中，脉冲发生器126或146可以被配置为设置电阻调节的持 续时间，例如，调节的持续时间可以被设置为基本上等于数据的单位时间 间隔(DI)，其对应于实际的数据的时间，以实现高性能。在其它情况下， 为了节能，调节的持续时间可以被设置为UI的一部分，但是，该设置可能 导致相关性能的降低。由此，调节的持续时间可基于节能与性能之间的权 衡来确定。

在实施例中，电阻器136或156可以是用以最小化信号反射的终端电 阻器。电阻器136或156可以具有多个并联的实体并且与可编程开关串联 连接从而被编程为与信道的线路阻抗相匹配。在实施例中，这些可编程开 关可以由脉冲发生器126或146进行控制，以实现动态电阻调节。例如， 开关可以基于脉冲发生器126和/或146的输出而被选择性地导通或关断。 由此，电阻器136或156的电阻可被调节。在实施例中，如果需要，可以 增加附加的新电阻器到电阻器136或156上以产生较低的电阻。

在实施例中，系统100可以包括附加的电阻器(未示出)，附加的电阻 器被配置为与开关124和/或144并联连接。例如，这样的电阻器可具有与 电源110耦合的一个端子和与电阻器136、焊盘134和输出端132耦合的另 一个端子。作为另一实施例，这样的电阻器可具有与电源110耦合的一个 端子和与电阻器156、焊盘154和输出端152耦合的另一个端子。在这些实 施例中，脉冲发生器126或146可被连接到与开关124或144并联的这些 电阻器，以补充或者替代与电阻器136或156的连接。在这些实施例中， 这样的与开关124或144并联的电阻器可以由脉冲发生器126或146进行 调节，以减少焊盘134或154的焊盘电容的充电时间或放电时间。例如， 当开关124导通时，这样的并联至开关124的电阻器的电阻将被降低，以 增大至焊盘134的电流从而以对其较快的充电。作为另一示例，当开关124 关断时，这样的并联至开关124的电阻器的电阻将被提高，以减小至焊盘 134的电流从而允许其较快的放电。

图2是根据一实施例的电流调节系统200的示意图。在实施例中，系 统200可具有与子系统220和240耦合的缓冲器210。子系统220可包括开 关224、脉冲发生器226、开关228、电阻器232和电阻器234。子系统240 可包括开关244、缓冲器246、开关248、电阻器252和电阻器254。而且， 系统200可具有焊盘264和输出端262。

在子系统220中，开关224的一个端子可以被耦合到电源(未示出)， 开关224的另一个端子可以被耦合到脉冲发生器226，并且开关224的另外 的一个端子可以耦合到电阻器232。开关228的一个端子可以被耦合到地， 开关228的另一个端子可以被耦合到脉冲发生器226，并且开关228的另外 的一个端子可以被耦合到电阻器234。缓冲器210可接收一个控制信号Di+。 脉冲发生器226可以被耦合到缓冲器210以接收来自缓冲器210的控制信 号。

在子系统240中，开关244的一个端子可以被耦合到电源(未示出)， 开关244的另一个端子可以被耦合到缓冲器246，并且开关244的另外的一 个端子可以被耦合到电阻器252。开关248的一个端子可以被耦合到地，开 关248的另一个端子可以被耦合到缓冲器210以接收来自缓冲器210的控 制信号，并且开关248的另外的一个端子可以被耦合到电阻器254。缓冲器 246可以被耦合到缓冲器210以接收来自缓冲器210的控制信号。

在实施例中，子系统240可以起到电压模式驱动器的功能，电压模式 驱动器可以使得输出端262在电流从0至全部额定电流汲取到输出端262 时都保持在恒定的输出电压。子系统240可具有两种状态，例如第一状态 是充电状态，以使得焊盘264进行上升转变，第二状态是放电状态，以使 得焊盘264进行下降转变。

在实施例中，子系统220可以起到助推(kicker)电路的功能，助推 (kicker)电路可调节传送至焊盘264的电流。在操作中，当焊盘264在开 关244的导通切换之后进行上升转变时，可以暂时地允许开关224提供对 焊盘264的Cpad进行充电所需的较多电流。同样的，当焊盘264在开关248 的导通切换之后进行下降转变时，可以暂时转换开关228以协助对焊盘264 的Cpad进行放电。在实施例中，脉冲发生器226(类似于图1的脉冲发生 器126)可以被配置为在接收来自缓冲器210的控制信号之后控制电阻器 232或234的调节时序和调节持续时间。结果是，焊盘转变变得较快。可以 实现Cpad缓和效应，例如在接收器处可获得的较宽的眼图容限。这些Cpad 缓和效应可改进高速串行I/O性能。

图3是用于Rterm调节的示例性过程300的流程图，其可以在根据各 个实施例的示例性装置中实施。过程300可以由系统100来执行，以实现 本公开内容的一个或多个实施例。在实施例中，可以参考子系统120和/或 140来执行过程300。

在实施例中，该过程可以开始于方框310，其中，输入控制信号例如可 以由子系统120或140接收。在实施例中，控制信号相对于子系统120和 140可以是差分的，以产生从低到高和从高到低的信号的相同斜率，因此允 许发送差分信号，例如在串行链路中。

接下来，在方框320，可以响应于输入控制信号来操作开关。在实施例 中，开关可实现为PMOS或NMOS开关，并且开关可基于所接收的控制信号 而从一个状态切换到另一个状态。当开关切换至导通状态时，电流可从电 流源流动至子系统120或140。在使得子系统120或140的输出电压达到期 望电平之前，电流可能需要首先对子系统中的焊盘进行充电。

接下来，在方框330，可以调节串行链路的终端电阻以减少耦合到开关 的焊盘的充电时间或放电时间。在实施例中，终端电阻器可以在系统100 中被配置为终止线缆或吸收从连接至系统100的串行链路信道反弹回去的 信号反射。可以调节终端电阻器的电阻以实现对系统100的焊盘的较快的 充电或放电，由此缓和Cpad效应并增大在串行链路上传送的信号的眼图容 限。在实施例中，在数据从传送器传送至信道时或者在焊盘充电或放电的 时可调节Rterm。在实施例中，还可配置这样的调节的时序以及持续时间。

这里所描述的Rterm调节的实施例可用于包括高速串行链路接口的多 个实施方式和应用中。例如，移动设备，包括但不限于智能手机、平板电 脑和其它移动互联网设备(MIDs)，其可具有能够受益于缓和Cpad效应的 电路。由此，这些设备的高速串行I/O性能可以被提高。

图4是一个方框图，其示出了适合于实施所公开的各个实施例的装置 或方法的示例性计算机系统400。如图所示，计算机系统400可包括电源单 元420，多个处理器或处理器核410，其中储存有处理器可读和处理器可执 行指令480的系统存储器430，也可储存有指令480的非易失性存储器(N  VM)/存储器440，I/O接口450以及通信接口460。对于这种应用(包含权 利要求)的目的，术语“处理器”和“处理器核”可被认为是同义词，除 非文中另有明确的指示。

该NVM/存储器440和/或存储器430可包括一个有形的、非临时性计算 机可读存储设备(例如软盘，硬盘驱动器，光盘只读存储器(CDROM)，硬 件存储单元，闪存，相变存储器(PCM)，固态驱动(SSD)存储器等)。存 储在NVM/存储器440和/或存储器430中的指令480可由一个或多个处理器 410执行。

该计算机系统400也可以包括经由I/O接口450耦合到计算机系统400 的输入/输出设备(未示出)。在各种实施例中并且仅为示例的方式，I/O接 口450可包括系统100或200，并且/或被配置为执行Rterm调节以产生 Cpad缓和效应的方法300，从而提高I/O设备的高速串行链路的性能，I/O 设备例如为PCI Express(外围组件互连Express)，串行ATA(高级技术附 加装置)(SATA)。系统100或200(或系统400的其他部件)为可选地或可 附加地位于计算机系统400中的其它位置，并且可包括集成电路的一部分 或者全部。例如，系统100可以包括通信接口460的一部分，并且可以提 高通过通信接口460来提高通信信道的高速串行链路性能，通信接口460 例如为T-载体、E-载体及其变体的结构。

图4的各个元件可以通过系统总线470相互耦合，系统总线470代表 了一个或多个总线。在多个总线的情况下，它们可以由一个或多个总线桥 桥接(未示出)。数据可以通过在例如I/O设备和处理器410之间的接口450 而通过系统总线470I/O。I/O信号还可以在多芯片封装(MCP)的独立芯片 之间发送。在一个实施例中，这样的MCP可代表一个或多个处理器410或 系统400的任何其他组件。在一个实施例中，存储器430的一部分或全部 可被集成到具有一个或多个处理器410的MCP中。在一个实施例中，系统 400中的一个或多个芯片可包括系统100或200。

系统存储器430和NVM/存储器440可被用来存储编程指令的工作副本 或永久副本，所述指令执行一个或多个操作系统、固件模块或驱动程序、 应用程序等的，该指令被总体地表示为480。编程指令的永久副本可通过例 如为光盘(CD)的分布式介质(未示出)或通过通信接口460(从分布式服 务器(未示出))被放置以永久存储在工厂或现场。

根据各个实施例，系统400的一个或多个描述的组件和/或具他元件可 包括键盘，液晶屏，非易失性存储器端口，多个天线，图形处理器，应用 处理器，扬声器或其它相关联的移动设备元件，包括照相机。计算机系统 400的各个元件的其余构造是已知的，因此将不会进一步详细描述。

上述所示出的实施例(包含在摘要中所描述的)，并不意在穷尽或者限 制于所公开的精确形式。这里所描述的具体实施方式和实施例仅用于说明 性目的，可以进行各种修改。例如，在各实施例中某些元件的配置和连接 已经在上文中被描述为信号的高/低值、对于信号的上升/下降沿的响应、 用于反转信号的反相器、特定类型的逻辑开关和/或逻辑配置等。在具它实 施例中，可以在考虑某些信号是否被反转、是否响应于下降沿而非上升沿 来触发状态的某些变化或反之亦然、不同的逻辑开关配置等，可提供不同 的配置。

能够根据以上详细描述来作出这些和其它修改。以下权利要求中所使 用的术语不应理解为被限定于本说明书中所公开的特定实施例。

以下段落描述了各个实施例的示例。

示例1提供了一种装置，其可包括：耦合到电流源的开关，该开关具 有第一状态和第二状态；耦合到该开关的焊盘，该焊盘具有焊盘电容，其 基于第一状态和第二状态之间的变化来进行充电荷放电；以及耦合到该开 关和该焊盘的电阻器，该电阻器被配置为被调节以减少焊盘电容的充电时 间或放电时间。

示例2可包括示例1的主题，并且可进一步包括与该电阻器耦合的脉 冲发生器，具被配置为对该终端电阻的时序和持续时间进行调节。

示例3可包括示例1或2的主题，并且可进一步限定第一状态是导通 状态，第二状态是关断状态，并且终端电阻被配置为当开关被转换至导通 状态时增大且当该开关被转换为关断状态时减小。

示例4可包括示例1-3中任何一个的主题，并且可进一步限定该开关 是PMOS开关，并且该PMOS开关被耦合到缓冲器并由该缓冲器驱动。

示例5可包括示例1-4中任何一个的主题，并且可进一步限定该开关 为第一开关，该焊盘是第一焊盘，该电阻器是第一电阻器，该终端电阻是 第一终端电阻，该焊盘电容是第一焊盘电容，并且该装置还包括耦合到该 电流源的第二开关，该第二开关具有第三状态和第四状态；第二焊盘耦合 到该第二开关；并且第二电阻器耦合到该第二开关和该第二焊盘，该第二 电阻器被配置为调节电流模式驱动器的串行链路的第二终端电阻，以降低 该第二焊盘电容的充电时间和放电时间。

示例6可包括示例5的主题，并且可进一步限定该脉冲发生器是第一 脉冲发生器，并且该装置还包括与该第二电阻器耦合的第二脉冲发生器， 该第二脉冲发生器被配置为调节该第二终端电阻的时序和持续时间。

示例7可包括示例5或6的主题，并且可进一步限定该第三状态是导 通状态并且该第四状态是关断状态，并且该终端电阻被配置为当开关被转 换至该第三状态时增大且当该开关被转换为该第四状态时减小。

示例8可包括示例5-7中任何一个的主题，并且可进一步限定该缓冲 器是第一缓冲器，该第二开关是PMOS开关，并且该第二开关耦合到缓冲器 且由该缓冲器驱动。

示例9可包括示例8的主题，并且可进一步限定该第一缓冲器和第二 缓冲器接收差分输入控制。

示例10可包括示例5的主题，并且可进一步限定该第一焊盘被耦合到 第一输出端，该第二焊盘被耦合到第二输出端，并且该第一输出端和该第 二输出端是差分的。

示例11可包括示例1或2中任何一个的主题，并且可进一步限定该电 阻器和该开关并联连接。

示例12可包括示例1-11中任何一个的主题，并且可进一步限定该装 置是差分的电流模式驱动器。

示例13提供了一种方法，其可包括：由驱动器接收输入控制信号；响 应于该输入控制信号由该驱动器操作开关；以及由该驱动器调节串行链路 的终端电阻，以减小耦合到该开关的焊盘电容的充电时间或放电时间。

示例14可包括示例13的主题，并可进一步包括：当开关被转换至导 通状态时由该驱动器增大该终端电阻；以及当该开关被转换为关断状态时 由该驱动器减小该终端电阻。

示例15可包括示例13的主题，并可进一步包括：当开关被转换至关 断状态时由该驱动器增大该终端电阻；以及当该开关被转换为导通状态时 由该驱动器减小该终端电阻，其中该终端电阻与该开关并联连接。

示例16可包括示例13-15的主题，并可进一步包括：由该驱动器操作 分别连接到多个电阻器的多个开关，以使得该终端电阻增大或减小。

示例17可包括示例13-16中的任何一个的主题，并且可进一步包括由 该驱动器设置该开关被切换为导通状态或关断状态之后至开始调节该终端 电阻的延迟。

示例18可包括示例13-17中的任何一个的主题，并且可进一步包括由 该驱动器设置调节该终端电阻的持续时间。

示例19可包括示例13-18中的任何一个的主题，并且进一步限定调节 可以在对该电容进行充电或放电的转变边沿期间进行。

示例20提供了一个系统，其可包括：通信信道；与该通信信道耦合的 传送器，所述传送器被配置为将数据变换为信号流以在该通信信道中传播； 其中，该传送器被配置为调节一个电阻器的电阻以减小耦合到该电阻器的 焊盘的焊盘电容的充电时间或放电时间。

示例21可包括示例20的主题，并进一步限定了传送器可包括与该电 阻器耦合的脉冲发生器，并且该脉冲发生器被配置为对该电阻器的调节时 序以及调节持续时间进行调节。

示例22可包括示例21的主题，并进一步限定该脉冲发生器将该电阻 的调节的持续时间设置为实质上等于该数据的单位时间间隔。

示例23可包括示例20-22中的任何一个的主题，进一步限定了传送器 可包括与该电阻器耦合的PMOS开关，该PMOS开关用于响应于发送至传送 器的输入控制信号来控制是增大还是减小该电阻。

示例24可包括示例23的主题，进一步限定了该传送器可被配置为当 开关被转换至导通状态时增大该电阻并且当该开关被转换为关断状态时减 小该电阻。

示例25可包括示例20至24中任何一个的主题，进一步限定了该传送 器可被配置为在对该焊盘电容进行充电或放电的转变边沿期间调节该电 阻。

示例26提供了一种装置，其可包括：具有第一状态和第二状态的电压 模式驱动器；耦合到该电压模式驱动器的焊盘，并且该焊盘具有一个焊盘 电容，当电压模式驱动器切换状态时对该焊盘电容进行充电或放电；以及 耦合到该焊盘和该电压模式驱动器的助推(kicker)电路，其被配置为通 过调节流至该焊盘的电流来减少该焊盘电容的充电时间或放电时间。

示例27可包括示例26的主题，并进一步限定了该助推电路可包括脉 冲发生器，该脉冲发生器被配置为控制该调节的时序以及持续时间。

示例28可包括示例26或27的主题，并进一步限定了该第一状态可以 是充电状态以使焊盘进行上升转变，并且该第二状态可以是放电状态以使 该焊盘进行下降转变。