一种支持SPACE VPX架构的抗辐照加固载荷主控设备

技术领域

本发明涉及一种航天产品，一种用于卫星互联网的通信载荷载荷主控设备。具体涉及该设备核心处理器芯片S698PM、接口扩展FPGA及其刷新电路和支持SPACE VPX的互连接口。

背景技术

卫星组网通信载荷系统是通信卫星星座的关键分系统之一，卫星组网通信载荷主控设备是控制卫星组网通信载荷各部件的核心处理单元。随着卫星互联网时代的快速发展，星上组网通信载荷及主控单元的灵活度和功能要求越来越强大。载荷主控设备是组网通信载荷控制和遥控遥测数据传递的枢纽，是卫星组网不可或缺的一部分，是当今卫星互联网星上部件的重要发展方向之一。卫星互联网组网通信载荷目前主要通过微波天线传递星地信息，通过激光链路传递星间信息，并通过路由单元实现信息路由，卫星互联网要求低延时信息传输，因此不仅要求各传输终端低延时，也要求载荷主控设备部分低延时，快速运行微波天线和激光等终端的控制算法。传统航天使用宇航级器件成本过于高昂，卫星互联网由大批量卫星组网而成，传统航天制造不适合卫星互联网发展，因此商业航天开始使用宇航级加工业级器件，并通过空间抗辐射加固技术进行可靠性设计，以技术的手段降低研制成本。因此组网通信载荷主控设备必然趋向于高处理、低成本发展，趋向于依赖器件可靠性转向技术可靠性加固发展。

卫星互联网的通信载荷主控设备需要面对多终端控制、高处理算法、低延时传输等处理，因此需要算粒强大的CPU处理和较多的通信外设接口，传统航天在保证可靠性的前提下，需要付出巨大的元器件成本，因此需要通过电路加固技术和软件加固技术，减少使用宇航级器件，特别是CPU、FPGA等耗费较高器件。目前星上电路加固技术主要有反熔丝FPGA、电路冗余等，软件加固技术主要ECC设计、程序刷新、三模冗余读取等，均可在一定程度节约星上产品的研制成本。目前通信载荷主控设备上使用的处理器基本为国内低算粒或国外高成本处理器，国外元器件还存在安全性问题和断货风险。针对国内星上元器件现状，珠海欧比特和上海复旦微等国内元器件厂商取得了比较明显的成果。S698PM是一款具备两级缓存的4核国产处理器，算粒1652DMIPS@500MHz，带DDR2内存，片内存储自带EDAC抗辐射加固技术，支持XX操作系统，可适应卫星组网通信载荷主控设备高处理。JFMRS01RH是一款专门用于刷新FPGA的SRAM的国产刷新芯片，可支持多款Xilinx和复旦微自产的FPGA配置数据刷新，可用于扩展外设接口的FPGA抗辐射加固。

当前各单位的载荷主控设备，板卡多根据星内布局为载荷主控自定义尺寸和接口，没有采用标准化设计，SpaceVPX架构是从Open vpx架构演变过来的，整个系统更加标准化，适用性更广，各插槽采用标准化设计，结构统一，尺寸统一，接口标准化。

发明内容

本发明解决的技术问题是：提供一种支持SPACE VPX架构，标准化载荷主控电路接口和尺寸设计，利用“COTS+宇航级+抗幅噪加固”设计思路，结合现有国产芯片成果，在保证星上可靠性的前提下，针对高算粒、多进程处理、低成本等卫星互联网通信载荷主控需求，提供一种支持SPACE VPX架构、基于S698PM处理器、刷新芯片JFMRS01RH的高性能、抗辐照加固、可在轨重构的卫星组网通信载荷主控设备。

本发明技术方案为：一种支持SPACE VPX架构的抗辐照加固载荷主控器，该主控设备包括：处理器模块和接口扩展FPGA模块，所述处理器模块包括：处理器芯片S698PM，接口电路，FLASH1,FLASH2和DDR2；所述处理器芯片连接接口电路、FLASH1、FLASH2、DDR2，接口电路包括：RS422,CAN接口,1553B接口，以太网接口，PMC接口；所述FLASH1为PROM,用于存储处理器芯片的Boot Loader，所述FLASH2用于存储四份同样程序的NOR FLASH应用程序，所述DDR2用于存储处理器的数据；

所述接口扩展FPGA模块包括：FPGA，刷新电路，接口转换器，连接器，NOR FLASH，JTAG接口和电源管理模块；接口扩展FPGA模块外设local Bus接口，一端连接至FPGA，另一端连接处理器模块的S698PM芯片；刷新电路通过FLASH接口与NOR FLASH连接，通过SelectMAP接口与接口扩展FPGA连接；接口转换器一端连接FPGA，另一端连接到连接器；所述FPGA还连接JTAG接口和连接器；电源管理模块完成板上的供电配置，为各芯片供电；接口扩展FPGA程序经过刷新电路从NOR FLASH中加载，并在运行时定时刷新接口扩展FPGA程序；NORFLASH中加载程序和应用程序采用分区域多备份存储；S698PM处理通过Linlix操作系统执行载荷主控的终端控制算法、遥控指令解析、遥测和路由数据打包、状态监测，并对系统的内存分配、资源调度、进程切换、中断优先级、异常处理进行管理。

进一步的，还额外设置装机前测试接口，该测试接口连接连接器；所述电源管理模块包括限流保护电路和时序控制电路；PMC接口数量为4，连接器接口数量为6。

高性能处理。本发明采用接口扩展FPGA作为外设接口的枢纽，可以同时满足宽带再生式通信载荷的一体化处理与路由单元、用户侧基带处理、馈电侧基带处理、激光终端、扩展模块、卫星平台的信息交互，接口兼容性强大，采用的处理器S698PM具备4核CPU处理，算粒1652DMIPS@500MHz，带DDR2内存，支持多种操作系统，支持多进程处理，能够同时快速运行协议转换、终端控制算法、数据打包、指令解析、状态监控等多个应用软件。

节约成本。本发明使用的接口扩展FPGA为Xilinx公司K7系列的工业级FPGA，或者使用上海复旦微对标Xilinx公司同系列FPGA即可，相对传统航天全部使用宇航级器件，本发明可在很大程度上节约成本，可以更好的适应卫星互联网批量生产。

规范化设计。现有的载荷主控器结构和接口设计多为自定义设计，没有进行规范化的设计，不利于批量生产和测试，本发明支持SPACE VPX规范，满足VITA设计规范,采用标准化设计，结构统一，尺寸统一，接口标准化。能够在批量化生产中缩短生产周期。

附图说明

图1为发明一种基于6U VPX架构的抗辐照加固载荷主控器布局和接口图。

图中，1.处理器芯片，2.K7系列FPGA，3.单粒子刷新电路，4.6U VPX连接器，5NORFLASH，6.装机前测试接口，7.电源管理模块，8.10M/100M以太网驱动，9.FLASH1,10.FLASH2,11.DDR2。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施中的技术方案进行清晰、完整的描述，显然，所描述的实施例是本发明一部分实施例，不是全部实施例。

一种支持spaceVPX架构的抗辐照加固载荷主控设备，载荷主控的FPGA底板的结构尺寸为233.35mm×160mm×25mm。

载荷主控模块由标准6U VPX架构的FPGA底板和CPU子卡两部分构成，FPGA底板主要完成接口扩展，由FPGA(K7)实现，并通过刷新芯片对功能FPGA进行配置刷新，实现抗辐照加固，载荷主控实现终端控制算法、遥控指令解析、遥测和路由数据打包、状态监测等任务，并对系统的内存分配、资源调度、进程切换、中断优先级、异常处理等系统级操作进行管理。

所述的处理器为珠海欧比特宇航科技股份有限公司S698PM、是CPU子卡的核心芯片，板上数据存储器件DDR2以及FLASH、PROM，接口驱动电路(包括1553B、SpaceWire、以太网、RS422、CAN、GPIO等)、二次电源电路以及扩展接口等组成。板上二次电源部分完成子卡工作电压的分配，CPU子卡上集成了多种通信接口，包括1个CAN总线接口、1个local Bus接口、1个JTAG接口、1个10M/100M以太网总线接口、1个1553B接口、1个RS422接口、1个RS232接口以及1个IIC接口。这些通信接口的控制器均已集成在S698PM芯片内部，只需在外围设计接口驱动电路即可，CPU子卡通过P11、P12、P13、P14四个PMC接口与FPGA底板连接。

核心器件S698PM芯片采用宽温物理工艺进行流片。采用三模冗余(TMR)技术对内部所有时序逻辑单元进行了冗余加固、采用检错纠错(EDAC)技术对内部存储器和外部存储器接口进行了检错纠错加固的抗辐照加固设计，芯片可靠性设计优越，其总剂量(TID)优于300Krad(Si)，单粒子翻转(SEU)优于1E-5错误/器件/天，单粒子栓锁(SEL)优于99.8MeV.cm2/mg。

该发明说述CPU支持在轨重构，可通过程序上注和指令上注功能实现，并支持根据上注指令进行本地重构或控制下级FPGA进行重构。本地重构支持采用上注的程序数据进行重构以及采用CPU子卡板本地PROM中的固件程序数据进行重构两种选择。

板卡支持Linux操作系统，以及Linux操作系统的线程、进程管理、内存资源分配等系统操作，同时支持应用软件运行；软件所需要的RAM、ROM等存储空间均有余量设计，确保数据存储范围满足要求；支持应用程序4备份存储，每次复位操作都自动跳向下一备份存储区域读取数据；支持用户业务数据的缓存，存储FLASH不小于64MB；应用程序进行冗余设计，4备份按A\B\C\D标记顺序区分，两两存储区域隔离区不少于32Kb，每次复位，通过BootLoader跳转到不同的存储器读取数据；检查纠错设计，软件对内部/外部存储器均有EDAC检查纠错功能，保证软件有效性、合理性；应用程序包括载荷遥控遥测处理、轨道六根数计算、多个异常处理(电路、电压、温度)、天线控制算法、数据通道切换、下级FPGA控制、激光终端控制、路由信息传输、路由表传输、动态加载(解析下级单元重构数据和传输)等多个功能。

FPGA底板要由FPGA及外围器件、电源变换处理、刷新电路及flash、接口扩展电路(包括RS422、CAN、PPS等)、OC指令处理电路和VPX接口等组成。同时CPU子板固定在FPGA底板上，通过4个PMC接口与FPGA底板通信。

所述的FPGA使用Xilinx公司的K7系列FPGA，该芯片具有丰富的逻辑资源和足够的IO口。

所述的刷新电路使用上海复旦微的JFMRS01RH，JFMRS01RH采用SMIC 0.18um CMOS工艺和DICE设计加固方法，单粒子翻转(SEU)≥75MeV cm2/mg，单粒子锁定(SEL)≥37MeV·cm2/mg，自身具有很高的抗单粒子效应。该器件支持刷新和重构对象包括Xilinx及复旦微公司的VIRTEX4、VIRTEX5、VIRTEX6、KINTEX7系列的FPGA。

所述的NOR FLASH存放FPGA的配置数据，NOR FLASH选用两片265M的国产器件，每片flash分为2个区域放置2份位流，一片为主，一片为备。刷新电路读取NOR FLASH中的数据通过select Map接口配置FPGA。

所述的底板的VPX接插件使用贵州航天公司的模数混合的接插件，与机箱背板连接。

所述电源管理模块包括限流保护电路和时序控制电路

FPGA底板可通过local bus与CPU子卡进行数据交互；Local bus总线需满足不小于16位寻址要求；FPGA底板为CPU子卡提供5V工作电压，完成板内工作电压的分配；复位时，根据遥控指令需求将控制FPGA板卡和载荷主控CPU板卡一同复位，也可以使用单独复位信号对FPGA或CPU分别复位；底板自带可存储四份同样程序的NOR FLASH，两两存储区隔离度≥1M byte，总存储空间不小于64M byte，每次复位跳转到不同存储区域读取代码程序，跳转顺序为1-2-3-4-1-2-3-4；底板带有数据重构功能，能够通过专用RS422通道实现重构数据传输；底板带有数据恢复功能，可通过CPU板卡传输指令使能和禁能该功能，当存储区域某一份数据通过ECC检测发现双错时，通过调用另一份正确的存储数据恢复双错区域数据；通过FPGA本身丰富的IO口扩展CPU需要的用户接口，扩展接口包括RS422、CAN、PPS、OC等；FPGA底板为CPU引出的RS422、1553B、CAN等通信总线连接到VPX连接器和J30J连接器提供布线。

板卡设计为VPX架构：符合space VPX接口定义的拓扑结构，载荷主控器采用6UVPX标准板卡设计。国产化CPU+抗辐照加固技术：CPU核心器件，使用一款新型的国产化SPARC V8架构多核SOC芯片，与国际上最先进的LEON4内核兼容，器件为抗辐照型器件，采用三模冗余(TMR)技术对内部所有时序逻辑单元进行了冗余加固、采用检错纠错(EDAC)技术对内部存储器和外部存储器接口进行检错纠错加固的抗辐照加固设计。FPGA+专用单粒子刷新电路：通过FPGA丰富的逻辑资源和IO资源完成接口扩展，并通过硬件电路设计和程序设计，用高可靠性的JFMRS01RH器件对SRAM型FPGA器件配置寄存器进行定时刷新。针对空间辐射环境的空间适应性设计有：高阶管理单元核心器件采用抗辐射芯片；采用三模冗余设计；数据通道采用双冗余设计；载荷主控模块由标准6U VPX架构的FPGA底板和CPU子卡两部分构成，FPGA底板主要完成接口扩展，包括丰富的RS422接口，OC指令控制接口等，通过背板拓扑与载荷内其他模块进行通信，接口使用双冗余设计。具体由FPGA实现，并通过刷新芯片对功能FPGA进行刷新加固，CPU器件接口类型丰富，包括RS422接口，CAN接口、LVDS接口、10M/100M网口、1553B接口，能够匹配外部多种卫星平台的接口，与之进行通信，完成载荷主控模块的遥控指令解析、遥测数据组帧、轨道六根数计算等主要功能。