首页> 中国专利> 创建FPGA电路的时延模型和获取时延的方法及设备

创建FPGA电路的时延模型和获取时延的方法及设备

摘要

本发明实施例提供一种创建FPGA电路的时延模型和获取时延的方法及设备,该方法包括:基于任意二个Slice的坐标、一者的输出引脚和另一者的输入引脚确定从与输出引脚紧邻且位于其下游的第一连接盒到与输入引脚紧邻且位于其上游的第二连接盒的路径计算路径的路径时延;将任意二个Slice的坐标、一者的输出引脚和另一者的输入引脚和路径时延保存于路径时延表中。本发明实施例的技术方案可以减少保存大量长线段的组合类型及其对应的时延所需的存储空间。

著录项

  • 公开/公告号CN114722770A

    专利类型发明专利

  • 公开/公告日2022-07-08

    原文格式PDF

  • 申请/专利权人 上海复旦微电子集团股份有限公司;

    申请/专利号CN202110013940.4

  • 申请日2021-01-06

  • 分类号G06F30/394;G06F30/398;

  • 代理机构北京集佳知识产权代理有限公司;

  • 代理人陆磊

  • 地址 200433 上海市杨浦区国泰路127号复旦国家大学科技园4号楼

  • 入库时间 2023-06-19 15:55:34

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2022-07-08

    公开

    发明专利申请公布

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号