首页> 外国专利> Latency and Bandwidth Efficiency Improvement for Read Modify Write When a Read Operation is Requested to a Partially Modified Write Only Cacheline

Latency and Bandwidth Efficiency Improvement for Read Modify Write When a Read Operation is Requested to a Partially Modified Write Only Cacheline

机译:请求对部分修改的只写高速缓存行进行读操作时,读取修改写的延迟和带宽效率提高

摘要

Methods and apparatus relating to techniques to improve/optimize latency and bandwidth efficiency for read modify write operations when a read operation is requested to a partially modified write only cacheline are described. In an embodiment, a first cache stores data from one or more cachelines of a second cache in response to a read hit write only operation (e.g., instead of sending the data to main memory). Write accumulate logic merges the stored data with one or more write operations. Other embodiments are also disclosed and claimed.
机译:描述了与当请求对部分修改的仅写高速缓存行请求读操作的,用于改善/优化用于读修改的写操作的等待时间和带宽效率的技术有关的方法和装置。在一个实施例中,响应于只读命中只写操作(例如,代替将数据发送到主存储器),第一高速缓存存储来自第二高速缓存的一个或多个高速缓存行的数据。写累加逻辑将存储的数据与一个或多个写操作合并。还公开和要求保护其他实施例。

著录项

  • 公开/公告号US2018107602A1

    专利类型

  • 公开/公告日2018-04-19

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号US201615293246

  • 申请日2016-10-13

  • 分类号G06F12/0891;G06F12/0893;G06F12/0804;G06T1/20;

  • 国家 US

  • 入库时间 2022-08-21 13:04:59

相似文献

  • 专利
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号