• 主题
高级搜索  >
历史搜索 清空历史
首页> 外国专利> DEVICE hardware implementation PROBABILITY genetic algorithm

DEVICE hardware implementation PROBABILITY genetic algorithm

机译：设备硬件实现概率遗传算法

页面导航
  • 摘要
  • 著录项
  • 相似文献

摘要

the device u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u043du044bu0445 hardware implementation of genetic algorithms on random number generators, and which u0441u0432u00a0u0437u0430u043du044b first inputs compa u0440u0430u0442u043eu0440u043eu0432, registers u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438, exits with the second comparator which u0441u0432u00a0u0437u0430u043du044b entrances, exits and entrances u0441u0432u00a0u0437u0430u043du044b comparator organizations which buffer registers, buffer registersthe first area which u0441u0432u00a0u0437u0430u043du044b first inputs corresponding registers and the respective front u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438 first u0432u044bu0447u0438u0441u043bu0438u0442u0435u043bu00a0 function of fitness, u0432u0442u043eu0440 s exits which u0441u0432u00a0u0437u0430u043du044b entrances corresponding to the second register and the second u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438 entrance u0432u044bu0447u0438u0441u043bu0438u0442u0435u043bu00a0 function suitability, the first and the second evaluator function suitabilitythe exits which are, respectively, the first and second access unit u0441u0440u0430u0432u043du0435u043du0438u00a0, block u0441u0440u0430u0432u043du0435u043du0438u00a0, exit which is at the third entrance registers u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438, u043eu0442u043bu0438u0447u0430u044eu0449u0435u0435u0441u00a0 because he introduced the u043cu0438u043au0440u043eu043fu0440u043eu0433u0440u0430u043cu043cu043du043eu0433u043e u0443u043fu0440u0430u0432u043bu0435u043du0438u00a0, exits which u0441u0432u00a0u0437u0430u043du044b first u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u043cu0438 entrances all block devices, block u0433u0435u043du0435u0440 stock u043fu043eu043fu0443u043bu00a0u0446u0438u0438 consisting of random number generators.registers u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438 and comparator organizations, the first entrance of which u0441u0432u00a0u0437u0430u043d with the initialization, the exit of which u0441u0432u00a0u0437u0430u043d third entrance block and the first u0432u0445u043e add drop multiplexers u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 house block, block u043fu0430u043cu00a0u0442u0438, including u043fu0430u043cu00a0u0442u044c u043fu043eu043fu0443u043bu00a0u0446u0438u0438, u0445u0440u0430u043du00a0u0449u0443u044e many generated and elite chromosomes in the same address space pow u00a0u0442u0438 and u043fu0430u043cu00a0u0442u044c criteriau0445u0440u0430u043du00a0u0449u0430u00a0 importance u043au0440u0438u0442u0435u0440u0438u00a0 u0434u043bu00a0 the chromosomes based on the address in the u043fu0430u043cu00a0u0442u0438 u043fu043eu043fu0443u043bu00a0u0446u0438u0438, four door which u0441u0432u00a0u0437u0430u043du044b with u0447u0435u0442u044bu0440u044cu043cu00a0 the first output unit outputs add drop multiplexers, which u0441u0432u00a0u0437u0430u043d second entrance block u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0, second exit u0441u0432u00a0u0437u0430u043d with u043fu00a0u0442u044bu043c entrance block u043cu0443u043bu044cu0442u0438u043fu043bu0435u043au0441u043eu0440u043e in the third way u0441u0432u00a0u0437u0430u043d with output port device (solution)the block selection, containing many modules selection (selectors), each of which contains the register selection u043cu043eu0434u0443u043bu00a0 u0434u043bu00a0 u043fu0440u043eu043fu0443u0441u043au0430u043du0438u00a0 u0437u043du0430u0447u0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 from entrance national register of u043cu043eu0434u0443u043bu00a0 to another module and u043au043eu043cu043fu0430u0440u0430u0442u043eu0440u0443 selectionu043au0440u0438u0442u0435u0440u0438u00a0 which compares the value in the input register and the value in the register of the u043cu043eu0434u0443u043bu00a0 u043au0440u0438u0442u0435u0440u0438u00a0 u0445u0440u0430u043du0435u043du0438u00a0 best u043au0440u0438u0442u0435u0440u0438u00a0 and forms the signal transfer of hu u0434u0448u0435u0433u043e u0437u043du0430u0447u0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 and the associated addresses chromosome subsequent module and preserve the best u0437u043du0430u0447u0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 and the associated address u0445u0440u043eu043cu043eu0441 u043eu043cu044b the module selection, register u0445u0440u0430u043du0435u043du0438u00a0 best u043au0440u0438u0442u0435u0440u0438u00a0,the register address of chromosomes with the best value u043au0440u0438u0442u0435u0440u0438u00a0, where the register u0445u0440u0430u043du0435u043du0438u00a0 best u043au0440u0438u0442u0435u0440u0438u00a0 and chromosome u0432u044bu0432u043eu0434u00a0u0442 addresses stored u0437u043du0430u0447u0435u043du0438u00a0, in parallel with similar to the registers of other modules at the same time, the subsequent module selection and cluster u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 elite field, in which u0441u0432u00a0u0437u0430u043d with u043fu00a0u0442u044bu043c exit block add drop multiplexers.out of which u0441u0432u00a0u0437u0430u043d first entrance block u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 elite field, block u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 containing the set of estimates to u0432u044bu0447u0438u0441u043bu0438u0442u0435u043bu0435u0439 forming u043eu043cu0431u0438u043du0430u0442u043eu0440u043du0443u044e scheme u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0, second u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 entrance which u0441u0432u00a0u0437u0430u043d first exit block u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 u0440u0430u0437u0440u00a0u0434u043du043eu0441u0442u0438 chromosomes, the first exit u043au043eu0442u043eu0440u043eu0433 on the u0441u0432u00a0u0437u0430u043d first entrance block add drop multiplexers.the second way that u0441u0432u00a0u0437u0430u043d with output port device (a sign of u043du0430u0445u043eu0436u0434u0435u043du0438u00a0 result), the third way which u0441u0432u00a0u0437u0430u043d second u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u043c entrance block, general iic u043fu0440u0435u0440u044bu0432u0430u043du0438u00a0, block u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 high-end area, way that u0441u0432u00a0u0437u0430u043d entrance block to the fourth block u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 u0432u0435u0440u043eu00a0u0442u043du043eu0441u0442u0438 add drop multiplexers, the entrance of which u0441u0432u00a0 zan with the sixth exit block add drop multiplexers.the second u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 entrance which u0441u0432u00a0u0437u0430u043d first exit block u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 u0440u0430u0437u0440u00a0u0434u043du043eu0441u0442u0438 chromosomes, which u0441u0432u00a0u0437u0430u043d exit entrance block with the second generation of the u043fu043eu043fu0443u043bu00a0 of the u0444u043eu0440u043cu0438u0440u043eu0432u0430u043du0438u00a0 u0440u0430u0437u0440u00a0u0434u043du043eu0441u0442u0438 chromosomes, the entrance of which u0441u0432u00a0u0437u0430u043d with an input port of the device (the chromosome), the second u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 way which u0441u0432u00a0u0437u0430u043d with wto the generation of the u043fu043eu043fu0443u043bu00a0u0446u0438u0438 consisted u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u043c entrance block, block address u0443u043au0430u0437u0430u0442u0435u043bu00a0,a set of registers and a set of address u0443u043au0430u0437u0430u0442u0435u043bu00a0 add drop multiplexers for setting the address records / u0447u0442u0435u043du0438u00a0 chromosomes and kn u0430u0447u0435u043du0438u00a0 u043au0440u0438u0442u0435u0440u0438u00a0 for respective blocks, depending on the regime u0444u0443u043du043au0446u0438u043eu043du0438u0440u043eu0432u0430u043du0438u00a0 entrance which u0441u0432u00a0u0437u0430u043d an initialization unit, u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 way over the third u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u043c u0441u0432u00a0u0437u0430u043d entrance block the generation of interrupts.a second add drop multiplexers which u0441u0432u00a0u0437u0430u043d entrance block, block u043cu0438u043au0440u043eu043fu0440u043eu0433u0440u0430u043cu043cu043du043eu0433u043e u0443u043fu0440u0430u0432u043bu0435u043du0438u00a0, three entrances which u0441u0432u00a0u0437u0430u043du044b with input ports of the device (u0441u0438u0433u043du0430 l u0447u0442u0435u043du0438u00a0 result, synchronization and u0440u0430u0437u0440u0435u0448u0435u043du0438u00a0 work device), the fourth entry u0441u0432u00a0u0437u0430u043d with exit block the generation of the interrupt, the interrupt generation.the fourth u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 entrance which u0441u0432u00a0u0437u0430u043d with exit block u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 the elite field, u043fu00a0u0442u044bu0439 u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 entrance which u0441u0432u00a0u0437u0430u043d third exit block and u043du0438u0446u0438u0430u043bu0438u0437u0430u0446u0438u0438, block u0432u044bu0447u0438u0441u043bu0435u043du0438u00a0 the elite field, the second and third u0443u043fu0440u0430u0432u043bu00a0u044eu0449u0438u0439 entrances which u0441u0432u00a0u0437u0430u043du044b with input ports of the device (the size of the u043fu043eu043fu0443u043bu00a0u0446u0438u0438 and u043au043eu044du0444 factor of elite field), the block initialization.all entrances which u0441u0432u00a0u0437u0430u043du044b with input ports of the device (the size of u043fu043eu043fu0443u043bu00a0u0446u0438u0438 and coefficient of an elite field, the importance of the choice of the random signal u0441u0442u0430u043du043eu0432u043au0438 random number and the number of u0438u0442u0435u0440u0430u0446u0438u043eu043du043du044bu0445 cycles).
机译：设备 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043e u0441 u0442 u043d u044b u0445遗传算法在随机数生成器上的硬件实现，以及 u0441 u0432 u00a0 u0437 u0430 u043d u044b第一个输入compa u0440 u0430 u0442 u043e u0440 u043e u0432，寄存器 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043d u043e u0441 u0442 u0438，第二个退出比较器 u0441 u0432 u00a0 u0437 u0430 u043d u044b入口，出口和入口 u0441 u0432 u00a0 u0437 u0430 u043d u044b比较器组织的哪个缓冲寄存器，哪个寄存器缓冲第一个区域 u0441 u0432 u00a0 u0437 u0430 u043d u044b首先输入相应的寄存器，并分别输入前 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043e u0441 u0442 u0438首先 u0432 u044b u0447 u0438 u0441 u043b u0438 u0442 u0435 u043b u00a0功能的适用性， u0432 u0442 u043e u0440 s退出，其中 u0441 u0432 u00a0 u0437 u0430 u043d u044b入口与第二个寄存器对应第二个 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043e u0441 u0441 u0442 u0438入口 u0432 u044b u0447 u0447 u0438 u0441 u043b u0438 u0442 u0432 u0435 u043b u00b0第一和第二评估器功能的适用性分别是第一和第二访问单元 u0441 u0440 u0430 u0432 u043d u0435 u043d u0438 u00a0的出口，块 u0441 u0440 u0440 u0430 u0432 u043d u0435 u043d u0438 u00a0，在第三个入口寄存器处退出 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043e u0441 u0442 u0438， u043e u0442 u043b u0438 u0447 u0430 u044e u0449 u0435 u0435 u0441 u00a0，因为他介绍了 u043c u0438 u043a u0440 u043e u043f u04f u0440 u043e u0433 u0440 u0430 u0430 u043c u043c u043d u043e u043 u043e u0443 u043f u0440 u0430 u0432 u043b u0435 u043d u0438 u00a0，退出其中 u0441 u0432 u00a0 u0437 u0430 u043d u044b首 u0443 u043f u0440 u0430 u043b u00a0 u044e u0449 u0438 u043c u0438进入所有块设备，块 u0433 u0435 u043d u0435 u0440库存 u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438由随机数生成器组成。寄存器 u0432 u0435 u0440 u043e u00a0 u0442 u043d u043d u043e u0441 u0442 u0438和比较器组织，其中第一个入口具有初始化的 u0441 u0432 u00a0 u0437 u0430 u043d，其中第三个入口是 u0441 u0432 u00a0 u0437 u0430 u043d的出口和第一个 u0432 u0445 u043e添加分路多路复用器 u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0房子块，块 u043f u0430 u043c u00a0 u0442 u0438，包括 u043f u0430 u043c u00a0 u0442 u044c u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438， u0445 u0440 u0430 u043d u00 u0443 u044e同一地址空间中的许多已生成的染色体和精英染色体pow u00a0 u0442 u0438和 u043f u0430 u043c u00a0 u0442 u044c准则 u0445 u0440 u0430 u043d u00a0 u0449 u0430 u0430 u00a0重要性 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0 u0434 u043b u 00a0基于 u043f u0430 u043c u00a0 u0442 u0438 u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438中的地址的染色体，其中四个门 u0441 u0432 u00a0 u0437 u0430 u043d u044b与 u0447 u0435 u0442 u044b u0440 u044c u043c u00c0，第一个输出单元输出添加了分接多路复用器，其中 u0441 u0432 u00a0 u0437 u0430 u043d u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0，第二个出口 u0441 u0432 u00a0 u0437 u04与 u043f u00a0 u0442 u044b u043c入口块 u043c u0443 u043b u044c u0442 u0438 u043f u043b u0435 u043a u0441 u043e u0440 u043e以第三种方式 u0441 u0432 带输出端口设备的u00a0 u0437 u0430 u043d（解决方案）块选择，包含许多模块选择（选择器），每个都包含寄存器选择 u043c u043e u0434 u0443 u043b u00a0 u0434 u043b u00a0 u043f u0440 u043e u043f u0443 u0441 u043a u043a u0430 u043d u0438 u00a0 u0437 u043d u0430 u0447 u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0从另一个注册模块的入户国家寄存器和 u043a u043e u043c u043f u0430 u0440 u0430 u0442 u043e u0440 u0443选择 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0将输入寄存器中的值与 u043c u043e u0434 u0443 u043b u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0 u0445 u0440 u0440 u0430 u043d u0435 u043d u0438 u00a0的寄存器中的值最佳 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0并形成hu u0434 u0448 u0435 u0433 u0433 u043e u0437 u043d u0430 u0447 u0435 u043d u0438 u00a0的信号传输 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0和关联的地址染色体后续模块并保存最佳 u0437 u043d u0430 u0447 u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0和关联的地址 u0445 u0440 u043e u043c u043e u0441 u043e u043c u044b的模块选择，将 u0445 u0440 u0430 u043d u0435 u043d u043d u0438 u00a0最佳 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0，用最佳值 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0，其中寄存器 u0445 u0440 u0430 u043d u0435 u043d u0438 u00a0最佳 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0和染色体 u0432 u044b u0432 u043e u0434 u00a0 u0442存储的地址 u0437 u043d u0430 u0447 u0435 u043d u0438 u00a0，与其他寄存器类似同时选择后续模块和集群 u0444 u043e u0440 u043c u0438 u0440 u043e u0432 u0430 u043d u0438 u00a0精英字段，其中 u0441 u0432 u00a0 u0437 u0430 u043d与 u043f u00a0 u0442 u044b u043c出口模块添加分接多路复用器.out其中 u0441 u0432 u00a0 u0437 u0430 u043d第一个入口块 u0444 u043e u0440 u043c u0438 u0440 u043e u0432 u0430 u043d u0438 u00a0精英字段，块 u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0包含对 u0432 u044b u0447 u0438 u0441 u043b u04b u0438 u00a0 u0438 u0442 u0435 u043b u0435 u0439形成 u043e u043c u0431 u043e u0440 u043d u0430 u0442 u043e u0440 u043d u0443 u044e方案 u0432 u044b u0447 u0438 u0441 u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0，第二个 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u0439入口u0441 u0432 u00a0 u0437 u0430 u043d第一个退出块 u0444 u043e u0440 u043c u0438 u0440 u043e u0432 u0430 u043d u0438 u00a0 u0440 u0430 u0437 u0440 u00a0 u043d u043e u0441 u0442 u0438染色体， u0441 u0432 u00a0 u0437 u0430 u043d上的第一个入口 u043a u043e u0442 u043e u0440 u043e u0433 rop多路复用器。第二种方法是 u0441 u0432 u00a0 u0437 u0430 u043d与输出端口设备（ u043d u0430 u0445 u043e u0436 u0434 u0435 u043d u0438 u00a0结果的标志），第三种方式是 u0441 u0432 u00a0 u0437 u0430 u043d第二种 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u043c入口块，通用iic u043f u0440 u0435 u0440 u044b u0432 u0430 u043d u0438 u00a0，阻止 u0444 u043e u0440 u043c u0438 u0440 u043e u0432 u0430 u043d u0438 u00a0高端区域，这样 u0441 u0432 u00a0 u0437 u0430 u043d到第四块的入口块 u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u043d u0438 u00a0 u0432 u0435 u0435 u0440 u043e u043e u0441 u0442 u0438添加分接多路复用器，其中入口 u0441 u0432 u00a0 zan与第六个退出块一起添加分接多路复用器。第二个 u0443 u043f u0440 u0430 u0432 u0432 u043b u00a0 u044e u0449 u0438 u0439入口 u0441 u0432 u00a0 u0437 u0430 u043d第一个出口街区 u0444 u043e u0440 u043c u0438 u04 40 u043e u0432 u0430 u043d u0438 u00a0 u0440 u0430 u0437 u0440 u00a0 u0434 u043d u043e u0441 u0441 u0442 u0438染色体，其中 u0441 u0432 u00a0 u0437 u0430 u0444 u043e u0440 u043c u0438 u0440 u043e u0432 u0430 u043d u04d u043e u0432 u0430 u043d u04d u043e u0432 u043b u043e u043e u043f u0443 u043b u00a0的第二代出口u0430 u0437 u0440 u00a0 u0434 u043d u043e u0441 u0442 u0438染色体，其中 u0441 u0432 u00a0 u0437 u0430 u043d的入口带有设备（染色体）的输入端口， u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u0439的第二种方式 u0441 u0432 u00a0 u0437 u0430 u043d与w的生成 u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438由 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u043c入口块，块地址 u0443 u043a u0430 u0437 u0430 u0442 u0435 u043b u00a0，一组寄存器和一组地址 u0443 u043a u0430 u0437 u0430 u0442 u0435 u043b u00a0添加放置多路复用器以设置地址记录 / u0447 u0442 u0435 u043d u043d u0438 u00a0各个块的染色体和kn u0430 u0447 u0435 u043d u0438 u00a0 u043a u0440 u0438 u0442 u0435 u0440 u0438 u00a0，具体取决于方案 u0444 u0443 u043d u043a u0446 u0438 u043e u043d u0438 u0440 u043e u0432 u0430 u043d u0438 u00a0入口，其中 u0441 u0432 u00a0 u0437 u0430 u043d是初始化单元 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u0439越过第三 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u043c u0441 u0432 u00a0 u0437 u0430 043阻止中断的产生。第二个添加分接多路复用器，其中 u0441 u0432 u00a0 u0437 u0430 u043d入口块， u043c u0438 u043a u043a u0440 u043e u043f u0440 u043e u043e u0433 u0440 u0430 u043c u043c u043d u043e u0433 u043e u0443 u043f u0440 u0430 u0432 u043b u0435 u043d u04 38 u00a0，三个入口，其中 u0441 u0432 u00a0 u0437 u0430 u043d u044b具有设备的输入端口（ u0441 u0438 u0433 u043d u0430 l u0447 u0442 u0435 u043d u043d u0438 u00a0结果，同步和 u0440 u0430 u0437 u0440 u0435 u0448 u0435 u043d u0438 u00a0工作设备），第四个条目 u0441 u0432 u00a0 u0437 u0430 u043d带有退出块中断，即中断的产生。第四个 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u0439入口，其中 u0441 u0432 u00a0 u0437 u0430 u043d与出口块 u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u0438 u00a0精英字段， u043f u00a0 u0442 u044b u0439 u0443 u043f u0440 u0430 u04330 u0432 u043b u00a0 u044e u0438 u0439入口，其中 u0441 u0432 u00a0 u0437 u0430 u043d第三个出口区块和 u043d u0438 u0446 u0438 u0430 u043b u0438 u0437 u0430 u0446 u0438 u0438，区块 u0432 u044b u0447 u0438 u0441 u043b u0435 u043d u0438 u00a0精英字段，第二和第三 u0443 u043f u0440 u0430 u0432 u043b u00a0 u044e u0449 u0438 u0439入口，其中 u0441 u0432 u00a0 u0437 u0430 u043d u044b具有设备的输入端口（ u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438和 u043a u043e u044d u0444精简字段），块初始化。所有进入 u0441 u0432 u00a0 u0437 u0430 u043d u044b的输入设备的大小（ u043f u043e u043f u0443 u043b u00a0 u0446 u0438 u0438的大小和精英字段的系数，选择随机信号 u0441 u0442 u0430 u043d u043e u0432 u043a u0438随机数和 u0438 u0442 u0435 u0440 u0430 u0446 u0438 u043e u043d u043d u043d u044b u0445周期数）。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号