首页>
外国专利>
Parallel prefix networks that make tradeoffs between logic levels, fanout and wiring racks
Parallel prefix networks that make tradeoffs between logic levels, fanout and wiring racks
展开▼
机译：并行前缀网络可在逻辑级别，扇出和接线架之间进行权衡
展开▼
页面导航
摘要
著录项
相似文献
摘要
One embodiment of the present invention provides a circuit that performs a prefix computation. This circuit includes an N-bit prefix network comprised of prefix cells arranged into L+l logic levels, wherein the prefix network computes N outputs {YN, . . . , Y1} from N inputs {XN, . . . , X1} using an associative two-input operator ∘, such that, Y1=X1, Y2=X2∘X1, Y3=X3∘X2∘X1, . . . , and YN=XN∘XN−1 ∘X2∘X1. Within this prefix network, each prefix cell has a fanout of at most 2f+1, and there are at most 2t horizontal wiring tracks between each logic level. Additionally, l+f+t=L−1, and unlike existing prefix circuits, l0, f0, and t0.
展开▼
机译：本发明的一个实施例提供了一种执行前缀计算的电路。该电路包括由布置成L＆l逻辑级的前缀单元组成的N位前缀网络，其中该前缀网络计算N个输出。 。 。 ，Y 1 ＆rcub;来自N个输入＆lcub; X N ，。 。 。 ，X 1 ＆rcub;使用关联的两输入运算符＆compfn;，使得Y 1 ＆equals; X 1 ，Y 2 ＆equals; X 2 ＆compfn; X 1 ，Y 3 ＆equals; X 3 ＆compfn; X 2 ＆compfn; X 1 ，。 。 。和Y N ＆equals; X N ＆compfn; X N＆minus; 1 ＆compfn; X 2 ＆compfn; X < Sub> 1 。在此前缀网络内，每个前缀单元的扇出最多为2 f ＆plus; 1，并且每个逻辑电平之间最多有2 t 个水平布线。另外，l＆f＆t;等于L＆-1;并且与现有的前缀电路不同，l> 0，f> 0和t> 0。
展开▼
