首页> 外国专利> Reduction of dislocations in a heteroepitaxial semiconductor structure

Reduction of dislocations in a heteroepitaxial semiconductor structure

机译:减少异质外延半导体结构中的位错

摘要

A heteroepitaxial semiconductor device having reduced density of threading dislocations and a process for forming such a device. According to one embodiment, the device includes a substrate which is heat treated to a temperature in excess of 1000 C., a film of arsenic formed on the substrate at a temperature between 800 C. and 840 C., a GaAs nucleation layer of less than 200 angstroms and formed at a temperature between about 350 C. and 450 C., and a plurality of stacked groups of layers of InP, wherein adjacent InP layers are formed at different temperatures.
机译:具有降低的螺纹位错密度的异质外延半导体器件及其形成方法。根据一个实施例,该装置包括被热处理至超过1000℃的温度的衬底,在800℃和840℃之间的温度下在衬底上形成的砷膜,较小的GaAs成核层。在大约350℃至450℃之间的温度下形成大于200埃的薄膜,以及多个堆叠的InP层组,其中相邻的InP层在不同的温度下形成。

著录项

  • 公开/公告号US6010937A

    专利类型

  • 公开/公告日2000-01-04

    原文格式PDF

  • 申请/专利权人 SPIRE CORPORATION;

    申请/专利号US19950523694

  • 发明设计人 NASSER H. KARAM;STEVEN J. WOJTCZUK;

    申请日1995-09-05

  • 分类号H01L21/331;

  • 国家 US

  • 入库时间 2022-08-22 01:38:21

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号