首页> 外国专利> Checking design for testability rules with a VHDL simulator

Checking design for testability rules with a VHDL simulator

机译:使用VHDL模拟器检查设计的可测性规则

摘要

Application of VHDL simulators to check the conformance of a design with Design for Testability (DFT) rules. A special DFT logic using VHDL's powerful logic modeling capabilities is defined and a kind of symbolic simulation based on this DFT logic is performed.
机译:VHDL仿真器的应用,用于通过可测试性设计(DFT)规则检查设计的符合性。定义了使用VHDL强大的逻辑建模功能的特殊DFT逻辑,并基于该DFT逻辑执行了一种符号仿真。

著录项

  • 公开/公告号US5502661A

    专利类型

  • 公开/公告日1996-03-26

    原文格式PDF

  • 申请/专利权人 SIEMENS AKTIENGESELLSCHAFT;

    申请/专利号US19930132821

  • 发明设计人 WOLFGANG GLUNZ;

    申请日1993-10-07

  • 分类号G06F11/00;

  • 国家 US

  • 入库时间 2022-08-22 03:38:51

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号