首页> 外国专利> Group III and V elements deposition process for HEMT semiconductors - by multiple layer of indium phosphide deposition, then indium followed by indium arsenide layer with further group III and V element layers.

Group III and V elements deposition process for HEMT semiconductors - by multiple layer of indium phosphide deposition, then indium followed by indium arsenide layer with further group III and V element layers.

机译:HEMT半导体的III和V族元素沉积工艺-多层沉积磷化铟,然后沉积铟,然后是砷化铟层,再加上其他III和V族元素层。

摘要

The deposition process is carried out on an InP substrate (11). A molecular layer of InP (12) is deposited, followed by a molecular layer of InAs (14). A further layer of InP (16a) is then deposited followed by a layer of PH3 + TMIn (16b). The second deposition layer of InAs acts as a film of protection to trap the escape of the first deposition layer of InP. ADVANTAGE- Traps escaping group V atom elements during processing , maintaining an abrupt transition.
机译:沉积工艺在InP衬底(11)上进行。沉积InP分子层(12),然后沉积InAs分子层(14)。然后沉积另一层InP(16a),然后沉积一层PH3 + TMIn(16b)。 InAs的第二沉积层充当保护膜,以捕获InP的第一沉积层的逸出。优点-陷阱在加工过程中逃脱了V组原子元素,保持了突然的过渡。

著录项

  • 公开/公告号FR2697108A1

    专利类型

  • 公开/公告日1994-04-22

    原文格式PDF

  • 申请/专利权人 FUJITSU LTD;

    申请/专利号FR19930012492

  • 发明设计人 SAKUMA YOSHIKI;

    申请日1993-10-20

  • 分类号H01L21/205;

  • 国家 FR

  • 入库时间 2022-08-22 04:33:43

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号