首页> 外国专利> CASH NULTIFYING MECHANISM FOR MULTIPROCESSOR SYSTEM

CASH NULTIFYING MECHANISM FOR MULTIPROCESSOR SYSTEM

机译：多处理器系统的现金培养机制

页面导航

摘要
著录项
相似文献

摘要

In digital computer systems having one or more memory devices accessible to a number of separate system elements (50, 52) interconnected by a common communications path (08), one or more memory devices (54, 56) accessible by various elements without use of the common path, and one or more cache memories (190) storing local copies of data from the memory devices, the integrity of the cached data is preserved by notifying all cache devices (190) which may store data from a given memory element (54) of accesses to said element which do not take place along the common communications path.

机译：在具有一个或多个存储设备可通过公共通信路径（08）互连的多个独立系统元件（50、52）访问的数字计算机系统中，一个或多个存储设备（54、56）可通过各种元件访问而无需使用在公共路径上，以及一个或多个高速缓存存储器（190）存储来自存储设备的数据的本地副本时，通过通知所有可以存储来自给定存储元件的数据的高速缓存设备（190）来保留高速缓存数据的完整性。）不会沿着公共通信路径发生的对所述元素的访问。

著录项

公开/公告号JPH0473176B2

专利类型
公开/公告日1992-11-20

原文格式PDF
申请/专利权人 DIGITAL EQUIPMENT CORP;
展开▼

申请/专利号JP19840198417
发明设计人 DEIRIIPU PII BAANDAAKAA;FURANKU SHII BOMUBA;JEI JEI GURADEI;JEFURII DABURYUU MITSUCHERU;SUTANRII EI RATSUKII;RAINHARUTO SHUUMAN;
展开▼

申请日1984-09-21
分类号G06F12/08;G06F13/36;
国家 JP
入库时间 2022-08-22 05:13:09

相似文献

专利
外文文献
中文文献