硬件加速中的MapReduce编程模型

摘要

使用基于GPU 和FPGA的专用硬件进行通用计算的加速可以充分利用算法的 并行性,是当今高性能计算的热点.为解决在异构加速平台上的并行编程效率问题,本文提出了一种基于MapReduce的编程模型,能够在FPGA 上实现与软件类似的编程 灵活性,并且可扩展到GPGPU上.应用实例证明,这种编程模型可以有效提高硬件计 算的效率.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号