首页> 中文会议>2014航天可靠性学术交流 >宇航用SoC可靠性设计方法研究

宇航用SoC可靠性设计方法研究

摘要

由于应用的特殊性,航天产品应用只有“成功”和“失败”两个结果,故可靠性是航天产品的重要属性,已成为独立的学科,成为研究热点。片上系统(SOC)技术是把CPU,DSP,存储器核、A/D, D/A等功能模块集成在一块芯片上。随着集成电路工艺尺寸不断减小,系统芯片(SoC)集成度日益增加,对宇航用SoC的可靠性设计提出了更高的要求.本文主要从不同层面和角度综合了目前的可靠性设计方法,最后结合作者的实际工作,提出了可靠性设计和验证需进一步完善的工作.rn 随着芯片频率加快,单位面积上的功耗急剧增加使得SoC可靠性的稳定性下降。SoC低功耗设计应该从顶层到底层各个阶段进行优化,主要包括工艺级、逻辑(门)级、电路级、寄存器传输级(RTL)、体系结构级、算法级和系统级低功耗技术。本文介绍以下低功耗设计方法。包括工艺和逻辑门级,寄存器传输级设计。rn 本文全面介绍了宇航用SoC器件的可靠性设计方法,在实际工作基础上提出了一些建议。与国外相比,国产宇航用SoC的空间应用在可靠性方面还存在一定的差距,需要加强可靠性设计、分析和试验验证工作,并争取型号搭载机会进行空间验证,才能实现国产宇航用SoC器件的自主可控,从而进一步推进SoC的空间应用和航天器技术水平的提升。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号