首页> 中文会议>第四届中国通信专用集成电路发展战略高级研讨会 >基于FPGA的高速数字串行加法器及其在匹配滤波器中的应用

基于FPGA的高速数字串行加法器及其在匹配滤波器中的应用

摘要

与传统加法器相比,数字串行加法器具有工作频率高、占用资源少、设计灵活的优点,本文首先介绍了数字串行加法器的原理,详细说明了该加法器在FPGA上的实现要点以及在匹配滤波器设计中的应用.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号