首页> 中文会议>第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 >40nm工艺下SRAM单元的低功耗设计技术

40nm工艺下SRAM单元的低功耗设计技术

页面导航

摘要
著录项
相似文献
相关主题

摘要

集成电路制造工艺缩减到40nm以下之后,静态功耗问题已经极大地影响了集成电路的设计思想.本文详细论述了MOS管中的泄漏电流产生的原因以及静态随机存储器中静态功耗的产生原理,并且提出了一种在40nm工艺下晶体管堆叠技术与可变阈值电压相结合的低功耗设计方法.模拟结果表明:利用这种低功耗设计方法改进之后的电路能够有效地降低亚阈值泄漏电流引起的静态功耗.

著录项

来源
《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛》|2013年|247-250|共4页
会议地点西宁
作者
司世清; 陈吉华; 陈建军; 陈强;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类设计;
关键词
集成电路; 设计理念; 静态随机存储器; 静态功耗; 晶体管堆叠; 可变阈值电压;

相似文献

中文文献
外文文献
专利

1. 40nm工艺32x32b双端口SRAM的设计与优化 [J] . 唐骏 . 电子技术与软件工程 . 2016,第005期
2. 极低电源电压和极低功耗的亚阈值SRAM存储单元设计 [J] . 柏娜 ,冯越 ,尤肖虎 . 东南大学学报（自然科学版） . 2013,第002期
3. 新型高可靠性低功耗6管SRAM单元设计 [J] . 李少君 ,王子欧 ,王媛媛 . 现代电子技术 . 2011,第016期
4. 一种低压低功耗SRAM/SOI单元设计(英文) [J] . 于洋 ,赵骞 ,邵志标 . 半导体学报：英文版 . 2006,第2期
5. 一种适用于小尺寸工艺的SRAM单元设计 [J] . 王媛媛 ,王子欧 ,张立军 . 苏州大学学报（工科版） . 2012,第003期
6. 纳米工艺下SRAM单元设计综述 [C] . 吴磊 ,马艳 ,尹飞 . 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 . 2013
7. 40nm新型10管存储单元的研究及低功耗SRAM设计 [A] . 冯李 . 2017

40nm工艺下SRAM单元的低功耗设计技术

摘要

著录项

相似文献

相关主题

期刊订阅