首页> 中文会议>第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 >并行前缀加法器设计比较

并行前缀加法器设计比较

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文提出一种64位加法器的结构.二进制数加法是微处理器最基本的和常用到的操作.加法器的设计实现直接影响着微处理器的性能.并行前缀加法器是加快二进制数加法的通用技术,这种方法执行组间位是否产生和传播进位的逻辑功能.拟用的64位加法器提供了典型用于高性能应用需求的全面的解决方法.通过对几种经典的并行前缀加法器和改进的加法器的比较,可以给出并行前缀加法器在功耗,晶体管数目和结点数目的不同的输出序列.Xilinx的EDA工具ISE将被用于仿真并行前缀加法器这一设计,为设计初期并行加法器结构和算法的选择提供了依据.

著录项

来源
《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛》|2013年|9-14|共6页
会议地点西宁
作者
张艳; 邢座程;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类 TP332.21:TP302;
关键词
加法器; 结构设计; 二进制; 微处理器;

相似文献

中文文献
外文文献
专利

1. 基于并行前缀结构的十进制加法器设计 [J] . 王书敏 ,崔晓平 . 电子科技 . 2016,第006期
2. 基于Sklansky结构的24位并行前缀加法器的设计与实现 [J] . 姚若河 ,马廷俊 ,苏少妍 . 现代电子技术 . 2015,第021期
3. Sklansky并行前缀加法器的优化设计 [J] . 王晓泾 ,崔晓平 ,王大宇 . 微电子学与计算机 . 2013,第1期
4. 一种改进的基于Kogge-Stone结构的并行前缀加法器 [J] . 赵翠华 ,娄冕 ,张洵颖 . 微电子学与计算机 . 2011,第2期
5. 基于Verilog的并行前缀Ling型加法器的验证 [J] . 肖九思 ,张磊 . 计算机与数字工程 . 2008,第005期
6. 高速并行前缀加法器设计比较 [C] . . 第十二届计算机工程与工艺全国学术年会(NCCET'08) . 2008
7. 并行反馈进位加法器研究 [A] . 蒋文明 . 2011

并行前缀加法器设计比较

摘要

著录项

相似文献

相关主题

期刊订阅