首页> 中文期刊> 《计算机与数字工程》 >基于Verilog的并行前缀Ling型加法器的验证

基于Verilog的并行前缀Ling型加法器的验证

         

摘要

随着DSP处理器运算速度的大幅提高,为进一步提高运算速度,各种不同结构的加法器设计相继提出.其中并行前缀加法器以其简单的标准单元和规则的内部连接的结构特点,非常适合VLSI的实现.基于Verilog语言,对快速并行前缀Ling型加法器设计进行RTL级验证,并分析比较不同的验证方法.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号