首页> 中文会议>第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 >基于标志前缀加法实现8位A-B的电路优化设计

基于标志前缀加法实现8位A-B的电路优化设计

页面导航

摘要
著录项
相似文献
相关主题

摘要

使用标志前缀加法器的优点在于,使用一个加法器可以实现多个结果的输出.本实验设计一个8位|A-B|的设计电路,首先利用标志前缀加法器产生A-B和B-A两个结果,然后对这两个结果进行选择输出就可以得到|A-B|.在TSMC40nm工艺,完成电路的设计,然后对这个电路进行优化.最后,提取优化的设计电路的门级网表,与实现此功能RTL级代码,在相同的约束条件下分别进行DC综合,比较两者的时序和面积的差别.经过优化之后的设计电路，在40nm工艺环境下，DC综合的时序和面积都比RTL级代码要好。时序比RTL级代码少0.O1，而面积少了90，相当于减少了RTL级代码1/4的面积。由于L部件算术运算对8位|A-B|调用次数很多，故使用优化后的设计电路，可以降低L部件数据通路延时，减少L部件的算术模块面积，尤其是面积的累积性减少更加显著。因此，这次8位|A-B|的电路优化设计非常成功。

著录项

来源
《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛》|2013年|312-316|共5页
会议地点西宁
作者
秦海阳; 李振涛; 李勇;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类 TP332.21:TP302;
关键词
标志前缀加法器; 电路设计; 约束条件; 数据通路;

相似文献

中文文献
外文文献
专利

1. 标志前缀加法器的结构优化设计 [J] . 许团辉 ,王玉艳 ,章建雄 . 计算机工程 . 2010,第013期
2. 基于Sklansky结构的24位并行前缀加法器的设计与实现 [J] . 姚若河 ,马廷俊 ,苏少妍 . 现代电子技术 . 2015,第021期
3. Sklansky并行前缀加法器的优化设计 [J] . 王晓泾 ,崔晓平 ,王大宇 . 微电子学与计算机 . 2013,第1期
4. 并行前缀加法器的研究与实现 [J] . 靳战鹏 ,沈绪榜 ,罗旻 . 微电子学与计算机 . 2005,第12期
5. 基于并行前缀结构的十进制加法器设计 [J] . 王书敏 ,崔晓平 . 电子科技 . 2016,第006期
6. 并行前缀加法器设计比较 [C] . 张艳 ,邢座程 . 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 . 2013
7. 基于KoggE-Stone算法与多米诺逻辑的64位高性能加法电路设计 [A] . 李泉龙 . 2016

基于标志前缀加法实现8位A-B的电路优化设计

摘要

著录项

相似文献

相关主题

期刊订阅