• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>12th International Workshop on Integrated Circuit Design: Power and Timing Modeling, Optimization and Simulation PATMOS 2002, Sep 11-13, 2002, Seville, Spain >A Low Energy Clustered Instruction Memory Hierarchy for Long Instruction Word Processors
【24h】

A Low Energy Clustered Instruction Memory Hierarchy for Long Instruction Word Processors

机译：用于长指令字处理器的低能耗集群指令存储器层次结构

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In the current embedded processors for media applications, up to 30% of the total processor power is consumed in the instruction memory hierarchy. In this context, we present an inherently low energy clustered instruction memory hierarchy template. Small instruction memories are distributed over groups of functional units and the interconnects are localized in order to minimize energy consumption. Furthermore, we present a simple profile based algorithm to optimally synthesize the L0 clusters, for a given application. Using a few representative multimedia benchmarks we show that up to 45% of the L0 buffer energy can be reduced using our clustering approach.
机译：在当前用于媒体应用的嵌入式处理器中，指令存储器层次结构中最多消耗总处理器功率的30％。在这种情况下，我们提出了一种固有的低能耗集群式指令存储器层次结构模板。小型指令存储器分布在功能单元组上，并且互连被本地化以最小化能耗。此外，对于给定的应用，我们提出了一种基于简档的算法来最佳地合成L0簇。使用一些代表性的多媒体基准测试，我们证明了使用我们的聚类方法最多可以减少L0缓冲能量的45％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号