Departament d'Enginyeria Electronica, Universitat Politecnica de Catalunya Diagonal 647, 9th floor, 08028 Barcelona, Spain;
机译:BDD优化程序对组合CMOS电路能耗的影响的实验研究
机译:基于功耗灵敏度的UHF RF CMOS电路的低功耗设计
机译:用于生物阻抗测量的低功率电流源:Howland与集成CMOS OTA电路之间的比较
机译:CMOS电路的功率和能耗:测量方法和实验结果
机译:估计用于统一和对数系统的定制CMOS数字信号处理集成电路的功耗。
机译:结合有机光伏电池和超低功耗CMOS电路进行室内光能收集
机译:能量密集型测试设置用于实现组合CMOS电路的增加功耗模式的选择
机译:多阈值互补金属氧化物半导体(mTCmOs)总线电路和通过脉冲待机开关降低总线功耗的方法。