首页> 中国专利> 用于降低MTCMOS电路中模式转变期间的能量消耗的电荷再循环

用于降低MTCMOS电路中模式转变期间的能量消耗的电荷再循环

摘要

在一个实施例中,一种电路包括:经由第一休眠晶体管连接到地的第一电路块;第一电路块和第一休眠晶体管之间的虚拟地节点;经由第二休眠晶体管连接到电源的第二电路块;第二电路块和第二休眠晶体管之间的虚拟电源节点。该电路还包括传输门(TG)或分流晶体管,其将虚拟地节点连接到虚拟电源节点,以实现在电路在活动模式和休眠模式之间转变期间第一电路块和第二电路块之间的电荷再循环。

著录项

  • 公开/公告号CN101090264A

    专利类型发明专利

  • 公开/公告日2007-12-19

    原文格式PDF

  • 申请/专利权人 富士通株式会社;

    申请/专利号CN200710108612.2

  • 申请日2007-05-31

  • 分类号H03K17/00;

  • 代理机构北京东方亿思知识产权代理有限责任公司;

  • 代理人赵淑萍

  • 地址 日本神奈川县

  • 入库时间 2023-12-17 19:28:37

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2013-07-24

    未缴年费专利权终止 IPC(主分类):H03K17/00 授权公告日:20101208 终止日期:20120531 申请日:20070531

    专利权的终止

  • 2010-12-08

    授权

    授权

  • 2008-02-13

    实质审查的生效

    实质审查的生效

  • 2007-12-19

    公开

    公开

说明书

技术领域

本发明一般地涉及电路设计。

背景技术

设计一种能量效率高的电源门控(power-gating)结构是多阈值互补金属氧化物半导体(MTCOMS)电路设计的一个重要方面。一般来说,MTCMOS电路在模式转变期间会消耗大量的能量。

发明内容

根据本发明的第一方面,提供了一种电路,包括:经由第一休眠晶体管连接到地的第一电路块;所述第一电路块和所述第一休眠晶体管之间的虚拟地节点;经由第二休眠晶体管连接到电源的第二电路块;所述第二电路块和所述第二休眠晶体管之间的虚拟电源节点;以及传输门或分流晶体管,其将所述虚拟地节点连接到所述虚拟电源节点,以实现在所述电路从活动模式转变到休眠模式和从休眠模式转变到活动模式期间所述第一电路块和所述第二电路块之间的电荷再循环。

根据本发明的第二方面,提供了一种方法,包括:将电路从休眠模式切换到活动模式,所述电路包括:经由第一休眠晶体管连接到地的第一电路块;所述第一电路块和所述第一休眠晶体管之间的虚拟地节点;经由第二休眠晶体管连接到电源的第二电路块;所述第二电路块和所述第二休眠晶体管之间的虚拟电源节点;以及传输门或分流晶体管,其将所述虚拟地节点连接到所述虚拟电源节点,以实现在所述电路从活动模式转变到休眠模式和从休眠模式转变到活动模式期间所述第一电路块和所述第二电路块之间的电荷再循环,从休眠模式到活动模式的切换包括:接通所述传输门或所述分流晶体管;在经过预定的一段时间之后关断所述传输门或所述分流晶体管;并且在关断所述传输门或所述分流晶体管之后接通所述第一和第二休眠晶体管;以及将所述电路从活动模式切换到休眠模式,从活动模式到休眠模式的切换包括:关断所述第一和第二休眠晶体管;在关断所述晶体管之后接通所述传输门或所述分流晶体管;并且在经过预定的一段时间之后关断所述传输门或所述分流晶体管。

根据本发明的第三方面,提供了一种电路,包括:经由第一休眠晶体管连接到地的至少一个虚拟接地线;经由第二休眠晶体管连接到电源的至少一个虚拟电源线;至少一个第一电路块行或电路块组,其中每个电路块连接到所述虚拟接地线之一和所述电源;至少一个第二电路块行或电路块组,其中每个电路块连接到所述虚拟电源线之一和地;至少一个传输门或至少一个分流晶体管,其将所述第一电路块行或电路块组连接到相邻的第二电路块行或电路块组,以实现在所述电路从活动模式转变到休眠模式、从休眠模式转变到活动模式或这两种转变期间所述第一电路块行或电路块组中的电路块和所述第二电路块行或电路块组中的电路块之间的电荷再循环。

附图说明

图1示出了示例性的电源门控结构;

图2示出了包括用于电荷再循环(charge recycling)的传输门(TG)的示例性电源门控结构;

图3示出了包括用于电荷再循环的开关的示例性电源门控结构;

图4示出了在从休眠转变到活动模式时示例性的电荷再循环操作的示例性波形;

图5示出了示例性的电荷共享配置的示例性等效电路;

图6示出了示例性TG;

图7A-7C示出了用于示例性的MTCMOS配置的示例性电阻网络;

图8示出了地的示例性电阻器-电感器(RL)等效模型;

图9示出了地弹跳(ground bounce,简写为GB)波形之间的示例性比较;

图10示出了示例性单元设计中的两个示例性的行;

图11示出了图10中示出的一行的一个示例性电路模型;

图12示出了图10中示出的一行的另一个示例性电路模型;以及

图13示出了连接两个不同的行的示例性电荷再循环单元。

具体实施方式

随着互补金属氧化物半导体(CMOS)技术尺寸的缩小,电源电压也被降低,以避免由于栅极氧化物和连接栅极的导电沟道中的高电场引起的器件故障。由于动态功率消耗和电源电压之间的平方关系,电压降低使得电路功率消耗也降低,但是它也增大了逻辑门的延迟。为了补偿所造成的性能损失,晶体管阈值电压被减小,这导致亚阈值泄漏电流的指数增长。

MTCMOS技术通过将高速低Vt(LVT)晶体管用于逻辑单元并将低泄漏高Vt(HVT)器件用作休眠晶体管来提供了低泄漏和高性能操作。休眠晶体管将逻辑单元与电源或地断开连接,以减小休眠模式中的泄漏。在这个也被称为电源门控的技术中,唤醒等待时间和电源层完整性是重要的问题。

假设休眠/唤醒信号由片上电源管理模块提供。一个重要的问题是如何降低模式转变期间的能量消耗,也就是从活动模式切换到休眠模式以及从休眠模式切换到活动模式时的能量消耗。另一个重要的问题是如何减少在接收到唤醒信号时接通电路所需的时间,这是因为唤醒时间的长度可能影响超大规模集成(VLSI)电路的整体性能。另外,当休眠晶体管被接通时流向地的大电流可能成为配电网络中的噪声的主要来源,这可能不利地影响电路的其他部分的性能或功能。因此,在由于流向地的电流而生成的噪声和从休眠模式到活动模式的转变时间之间常常存在折衷。

在电路操作的活动模式期间,休眠晶体管导致逻辑单元减慢。这是由功能上冗余的休眠晶体管上的电压降和由体效应造成的逻辑单元晶体管的阈值电压增大而引起的。休眠晶体管的性能损失取决于它的大小和经过它的电流量。已经提议了若干种方法用于最优地设置给定电路中的休眠晶体管的大小以符合性能约束。在一个这种提议中,电源门控结构支持中间节电模式和传统的断电模式。想法在于添加与每个n沟道金属氧化物半导体(NMOS)休眠晶体管并联的p沟道金属氧化物半导体(PMOS)晶体管。通过向PMOS晶体管的栅极施加零电压,电路可被置于中间节电模式,从而既实现泄漏减小又实现数据保持。另外,当在休眠和活动模式之间变化时转变经过中间模式减小了电源模式转变期间电源电压波动的幅度。在断电模式中,PMOS晶体管的栅极被连接到VDD

但是,这些方法都没有尝试降低休眠到活动和活动到休眠转变期间的功率消耗或者减小唤醒时间和由电源门控结构生成的噪声。与之对照,特定实施例应用了一种电荷再循环技术来降低电源门控结构中模式转变期间的功率消耗,同时维持(或者甚至改进)了唤醒时间。特定实施例还帮助减小了休眠到活动转变期间的GB。特定实施例应用了一种电荷再循环技术,从而在存在用于标准单元设计电路的虚拟地和虚拟电源电阻器-电容器(RC)网络的情况下降低电源门控结构中模式转变期间的功率消耗。特定实施例利用了一个或多个算法来确定休眠晶体管和电荷再循环TG的布置和大小设置。

图1示出了示例性的电源门控结构。在电路中有两个不同的块;一个由将虚拟地(图1中的节点G)连接到地的NMOS休眠晶体管进行电源门控,而另一个由将虚拟电源(图1中的节点P)连接到电源的PMOS休眠晶体管进行电源门控。在活动时段期间,休眠晶体管SN和SP处于线性区域,并且虚拟地和虚拟电源的电压值分别等于零和VDD。在休眠时段期间,休眠晶体管SN和SP被关断,并且由于它们被选择为高阈值器件,因此它们只允许很小的亚阈值泄漏电流流经它们。

如果休眠时段的持续时间足够地长,则块C1中的门的所有内部节点和节点G都将充电到可能接近VDD的高电压。这是由于节点G被浮空,并且泄漏电流导致其电压电平朝着VDD上升。类似地,如果休眠时段的持续时间足够长,则C2的所有内部节点和节点P都会放电到可能接近零的低电压。

接下来,考虑节点G在休眠模式被充电到VDD的假设是否有效。考虑图1中的子电路C1。该假设仅在以下一种情况下才无效:刚好在发生活动到休眠转变之前,C1中的所有逻辑单元的输出都被设置到逻辑1(即这些单元的下拉部分是关断的)。但是,实际上几乎不会发生这种情况,因为如果在活动到休眠转变之前在C1中有至少一个输出值被设置到逻辑0的单元(即其下拉部分是导通的)并且休眠时段充分长,则在进入休眠模式之后虚拟地电压的稳态值将会接近VDD。很明显,考虑到子电路一般将包含数十个逻辑单元,它们中至少有一个的输出为逻辑0(在进入休眠模式之前)的概率接近1,也就是说,实际上,当在休眠模式中花费充分的时间之后,子电路C1的虚拟地将会上升并达到接近VDD。类似的讨论对于休眠时段期间节点P放电也是有效的。

当休眠到活动转变边缘到达休眠晶体管的栅极以将它们接通时,节点G开始朝着零下降,而节点P开始朝着VDD上升。如果节点G中的总电容被记作CG,并且电源中的总电容被记作CP,则在活动到休眠转变期间,CG从0充电到VDD,而CP从VDD放电到0。对于休眠到活动转变,情况颠倒过来:在这种情况下,CG从VDD放电到0,而CP从0充电到VDD。虚拟地和虚拟VDD上的这些充电和放电事件代表着电路能量的浪费性耗散。

特定实施例降低了电路的活动和休眠模式之间的切换期间消耗的能量。特定实施例使用了一种电荷再循环技术,通过在虚拟地和电源节点之间添加TG来降低活动到休眠和休眠到活动转变期间的切换功率消耗,如图2所示。图2示出了包括用于电荷再循环的TG的示例性电源门控结构。

特定实施例使用以下电荷再循环策略。TG在以下时机被接通:(i)当在从休眠转变到活动模式时就在接通休眠晶体管之前,以及(ii)在从活动转变到休眠模式时就在关断休眠晶体管之后。在电路将从休眠转变到活动模式时在休眠模式结束时接通TG允许了被完全充电的电容CG和被完全放电的电容CP之间的电荷共享。在电荷再循环完成之后,虚拟地和虚拟电源的公共电压是αVDD,其中α是小于1的正实数。α的值取决于CG和CP的相对大小。结果,由于使用休眠晶体管而引起的功率消耗得以降低。这是因为在这种情况下,在虚拟地有从αVDD到0的转变,并且在虚拟电源有从αVDD到VDD的转变;而在传统的没有电荷再循环的MTCMOS电路中,在虚拟地和电源节点,转变分别是从VDD到0和从0到VDD。这种电荷再循环技术也帮助降低了从活动到休眠模式转变中的功率消耗。

下面描述功率节省的计算和实现功率节省的条件,其中考虑了两个不同的模式转变:休眠到活动和活动到休眠。

对于唤醒转变,考虑图3。图3示出了包括用于电荷再循环的开关的示例性电源门控结构。在图3中,CG和CP分别代表虚拟地和电源节点中的总电容。假设休眠时段足够长以至于CG有时间充电到接近VDD的某个值而CP有时间完全放电到接近0的某个小值。否则,CG和CP的电压将会是休眠时段的长度的函数。

为了从休眠模式转变到活动模式,特定实施例不是简单地接通休眠晶体管,而是首先允许CG和CP之间的电荷再循环。为此,特定实施例在时刻t=ta0闭合开关M。假设CG和CP之间存在理想的电荷共享,则在电荷共享之后节点G和P的公共电压值可通过使电荷再循环之前和就在电荷再循环之后两个电容中的总电荷相等来计算:

Vf_sa=αVDD

>>α>=>>>C>G>>>>C>G>>+>>C>P>>>>->->->>(>1>)>>>s>

获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号