• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2010 27th International Conference on Microelectronics Proceedings >Systematic expression shearing in symbolic CMOS circuits analysis based on topology reduction
【24h】

Systematic expression shearing in symbolic CMOS circuits analysis based on topology reduction

机译：基于拓扑约简的符号CMOS电路分析中的系统表达式剪切

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper proposes a novel approach to the exact symbolic analysis of analog electronic circuits. The new method is entirely topology oriented. The procedure introduces a new graph representation of exact transfer function called Topology Decision Diagram (TDD). Its construction is based on topological interpretation of network function factorization process. The method considers every factorized part of the function as a subcircuit. Each subsequent subcircuit is obtained by replacing a regular circuit element with a singular element, when a circuit parameter is taken to a limit of infinity or zero. The new algorithm significantly improves compactness of the generated circuit equations by introduction of static element ordering and dynamic reordering during the TDD construction. Experimental results confirm the efficiency of the method.
机译：本文提出了一种对模拟电子电路进行精确符号分析的新颖方法。新方法完全面向拓扑。该过程引入了一种新的精确传递函数的图形表示形式，称为拓扑决策图（TDD）。它的构建基于网络功能分解过程的拓扑解释。该方法将函数的每个分解部分视为一个子电路。当电路参数取无穷大或零的极限时，通过用一个奇数个元素替换一个常规电路元素，可以得到每个随后的子电路。该新算法通过在TDD构建过程中引入静态元素排序和动态重新排序，大大提高了所生成电路方程的紧凑性。实验结果证实了该方法的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号