Department of Materials Science, Fudan University Shang Hai, China;
Dielectrics; Flip-chip devices; Integrated circuit interconnections; Materials; Reliability; Semiconductor device modeling; Stress; CPI; FEA; multi-level model;
机译:通过顺序处理建模技术处理倒装芯片封装引起的应力
机译:倒装芯片工艺中芯片低k层的应力分析和参数研究
机译:90nm Cu / Low-K芯片的高级HiCTE倒装芯片封装:底部填充,新颖的端子焊盘结构和工艺优化
机译:倒装芯片过程对超级-K芯片影响的应力建模
机译:倒装芯片和多层陶瓷电容器的微电子设备检查系统实施和建模。
机译:用于在Affymetrix芯片中组合不同预处理方法的贝叶斯校准模型
机译:使用试验元素组芯片用压阻传感器使用倒装芯片粘接工艺引起的芯片底部填埋和非导电膜对芯片残留应力的评价
机译:倒装芯片组装和底部填充应力;用aTC4.1装配测试芯片测量并用有限元法分析