• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>8th International Euro-Par Conference on Euro-Par 2002 Parallel Processing, Aug 27-30, 2002, Paderborn, Germany >Real PRAM Programming
【24h】

Real PRAM Programming

机译：真正的PRAM编程

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The SB-PRAM is a parallel architecture which uses ⅰ) multithreading in order to hide latency, ⅱ) a pipelined combining butterfly network in order to reduce hot spots and ⅲ) address hashing in order to randomize network traffic and to reduce memory module congestion. Previous work suggests that such a machine will efficiently simulate shared memory with constant access time independent of the number of processors (i.e. the theoretical PRAM model) provided enough threads can be kept busy. A prototype of a 64 processor SB―PRAM has been completed. We report some technical data about this prototype as well as performance measurements. On all benchmark programs measured so far the performance of the real machine was at most 1,37 % slower than predicted by simulations which assume perfect shared memory with uniform access time.
机译：SB-PRAM是一种并行体系结构，它使用ⅰ）多线程处理以隐藏延迟，a）使用流水线组合蝶形网络以减少热点，以及ⅱ）使用地址散列以使网络流量随机化并减少内存模块的拥塞。先前的工作表明，只要有足够的线程可以保持忙碌，这种机器将以恒定的访问时间有效地模拟共享内存，而与访问处理器的数量（即理论PRAM模型）无关。 64处理器SB-PRAM的原型已经完成。我们报告有关该原型以及性能测量的一些技术数据。在迄今为止测得的所有基准程序上，真实计算机的性能最多比模拟所预测的要慢1.37％，模拟所假设的是完美的共享内存且访问时间均匀。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号