首页> 外文会议>Atomic layer deposition applications 10 >Design Considerations for ZnO Transistors Made using Spatial ALD
【24h】

Design Considerations for ZnO Transistors Made using Spatial ALD

机译:使用空间ALD制造ZnO晶体管的设计注意事项

获取原文
获取原文并翻译 | 示例

摘要

We have used spatial atomic layer deposition (SALD) to fabricate metal oxide thin-film devices with unusually simple processes. Selective area deposition allows us to fabricate transistors and circuits additively and with digital design variations when used in combination with an inkjet-printed inhibitor. In a second approach, we use the conformal nature of SALD films to produce self-aligned sub-micron channel length vertical transistors that have large alignment tolerances and are suitable for high-performance thin-film electronics. We discuss device design considerations for both architectures.
机译:我们已经使用空间原子层沉积(SALD)通过异常简单的工艺来制造金属氧化物薄膜器件。选择性区域沉积使我们能够与喷墨印刷的抑制剂结合使用,以增材制造和数字设计的变化制造晶体管和电路。在第二种方法中,我们利用SALD膜的保形特性来生产自对准的亚微米沟道长度的垂直晶体管,该晶体管具有较大的对准公差,适用于高性能薄膜电子产品。我们讨论了两种架构的设备设计注意事项。

著录项

  • 来源
  • 会议地点 Cancun(MX)
  • 作者单位

    Kodak Technology Center, Eastman Kodak Company, Rochester NY 14650 USA;

    Kodak Technology Center, Eastman Kodak Company, Rochester NY 14650 USA;

    Kodak Technology Center, Eastman Kodak Company, Rochester NY 14650 USA;

  • 会议组织
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号