机译:统计可变性和可靠性以及对14nm节点SOI FinFET技术的相应6T-SRAM单元设计的影响
机译:SOI finFET制造的干蚀刻鳍工艺:在6T-SRAM单元上从32 nm节点过渡到22 nm节点
机译:基于工艺变化容忍Finfin的32 nm技术的低功耗SRAM单元设计
机译:适用于hp32 nm节点及更高版本的FinFET SRAM处理技术
机译:在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
机译:栅堆叠结构和工艺缺陷对32 nm工艺节点PMOSFET中NBTI可靠性的高k介电依赖性的影响
机译:利用pMOS Pass-Gates通过利用20纳米以下FinFET技术中的应变效应来提高SRAM性能