• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2019 IEEE International Conference on Industrial Technology >Reconfigurable RISC-V Secure Processor And SoC Integration
【24h】

Reconfigurable RISC-V Secure Processor And SoC Integration

机译：可重新配置的RISC-V安全处理器和SoC集成

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In IoT (Internet of Things) applications, security issues are increasingly attracting attention. However, current embedded processors lack cryptographic protection mechanism. In this paper, an austere RISC-V core processor with RV32I subset instruction is deemed as a master device to cooperate with an AES cryptographic engine in an SoC, due to its openness and flexibility. This core contains separate instructions and a data bus connected to a Wishbone crossbar. A Spartan-6 XC6SLX9 board is taken as an architecture protocol verification platform, where the peak operating frequency of the RISC-V core and the encryption SoC is 105MHz and 111.5MHz, respectively. The hardware resource utilization is reduced compared with the MIPS core with identical efforts.
机译：在物联网（IoT）应用中，安全性问题日益引起人们的关注。但是，当前的嵌入式处理器缺乏密码保护机制。在本文中，具有RV32I子集指令的简洁RISC-V核心处理器由于其开放性和灵活性而被视为与SoC中的AES加密引擎配合使用的主设备。该内核包含单独的指令和连接到Wishbone交叉开关的数据总线。将Spartan-6 XC6SLX9板用作体系结构协议验证平台，其中RISC-V内核和加密SoC的峰值工作频率分别为105MHz和111.5MHz。与MIPS内核相比，通过相同的努力降低了硬件资源利用率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号