Electronics and Communication Engineering department North Eastern Regional Institute of Science Technology Nirjuli Arunachal Pradesh India;
Field Programmable Gate Array (FPGA); Gauss-Seidel; Graphics Processing Unit (GPU); Jacobi; Successive over relaxation (SOR);
机译:Verilog HDL中双树双密度双树复小波变换的实现
机译:基于Verilog HDL定点算法和状态机控制的通用混沌信号发生器的设计和FPGA实现
机译:使用Verilog HDL设计和实现Skein加密散列函数的较轻版本
机译:Verilog HDL中Jacobi迭代求解器的实施
机译:使用Verilog HDL的管道FFT架构实现。
机译:具有各向异性EIT / EEG正向问题的带有Fourier-Jacobi前置条件的3D有限差分BiCG迭代求解器
机译:低功耗VLSI使用Verilog HDL实现卷积编码器和Viterbi解码器的实现
机译:Jacobi本征求解器的功能实现