B.E.STAT ESD Competence Centre, Kesselsdorf, Germany;
机译:绝缘体上硅(SOI)CMOS技术中的静电放电(ESD)保护,具有高级微处理器半导体芯片中的铝和铜互连
机译:亚季微米互补金属氧化物半导体(CMOS)工艺中的片上ESD保护有源静电放电(ESD)器件
机译:恒定能量器件测试,用于半导体器件的静电放电(ESD)
机译:静电放电(ESD),至2015年半导体行业的技术路线图以及PCB的发展
机译:半导体行业中的技术创新:以国际半导体技术路线图(ITRS)为例。
机译:复合半导体技术路线图
机译:在缩小的VLsI技术中用于CmOs输出缓冲器的静电放电(EsD)保护
机译:静电放电(EsD)模拟器实验(用于EsD仿真电路的某些开关/继电器的测试)