• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Signal Processing, Communication, Power and Embedded System >Improved Algorithm for Floating Point Multiplication
【24h】

Improved Algorithm for Floating Point Multiplication

机译：浮点乘法的改进算法

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Floating point multiplication is one of the most frequently used arithmetic operation in a wide variety of applications, but the high memory and speed requirement of the IEEE-754 standard floating point multiplier prohibits its implementation in many systems which requires fast computing, such as in wireless sensors and in real time applications. This paper presents an improved algorithm for the floating point multiplier which provides a better performance in terms of time requirement for the implementation. This floating point multiplier is implemented and synthesized on Xilinx Spartan-3E FPGA.
机译：浮点乘法是各种应用中最常使用的算术运算之一，但IEEE-754标准浮点乘数的高存储器和速度要求禁止其在许多系统中实现，这需要快速计算，例如无线传感器和实时应用。本文提出了一种改进的浮点乘法器算法，其在实现的时间要求方面提供了更好的性能。该浮点倍增器在Xilinx Spartan-3e FPGA上实现和合成。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号