A time sequence generator for 14-bit SAR ADCs in 90nm process

机译：用于90nm工艺的14位SAR ADC的时序发生器

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

A time sequence generator (TSG) in 90nm process is introduced which uses 8 latches to generate 16 pulses, of which 14 ones are used to drive the 14 latches in the successive approximation register (SAR) of our 14-bit SAR ADCs. The 14 latches of the SAR are set and decided, successively on the command of the TSG. The simulation shows that the 14-bit SAR ADC in 90ns process with the TSG has a SNR of 68.9dB and SFDR of 81.9dB, which is better than the ADCs with similar architecture but without our time sequence generator.

机译：引入了采用90nm工艺的时序发生器（TSG），该发生器使用8个锁存器生成16个脉冲，其中14个锁存器用于驱动14位SAR ADC逐次逼近寄存器（SAR）中的14个锁存器。根据TSG的命令，依次设置和确定SAR的14个锁存器。仿真表明，采用TSG的90ns处理中的14位SAR ADC的SNR为68.9dB，SFDR为81.9dB，这比具有类似架构但没有时序发生器的ADC更好。

著录项

来源
《IEEE International Nanoelectronics Conference》|2016年|1-2|共2页
会议地点
作者
Xiangyang Li; Lei Zhang;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类
关键词
Latches; Clocks; Generators; Registers; Signal to noise ratio; Instruments; Capacitors;

机译：锁存器;时钟;发电机;寄存器;信噪比;仪器;电容器;

相似文献

外文文献
中文文献
专利

1. A 14-bit delta-sigma ADC with 8/spl times/ OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process [J] . Ruoxin Jiang, Fiez T.S. IEEE Journal of Solid-State Circuits . 2004,第1期

机译：具有0.18- / spl mu / m CMOS工艺的8位/ spl次/ OSR和4MHz转换带宽的14位delta-sigma ADC
2. 14-Bit Fully Differential SAR ADC with PGA Used in Readout Circuit of CMOS Image Sensor [J] . Xiaowei Zhang, Wei Fan, Jianxiong Xi, Journal of Sensors . 2021,第a期

机译：具有PGA的14位全差分SAR ADC，用于CMOS图像传感器的读出电路
3. A 14-bit 4-MS/s VCO-Based SAR ADC With Deep Metastability Facilitated Mismatch Calibration [J] . Zhu Zheng, Zhou Xiong, Du Yuheng, IEEE Journal of Solid-State Circuits . 2020,第6期

机译：基于14位4-MS / S VCO的SAR ADC，具有深度衡量性的不匹配校准
4. A time sequence generator for 14-bit SAR ADCs in 90nm process [C] . Xiangyang Li, Lei Zhang IEEE International Nanoelectronics Conference . 2016

机译：在90nm过程中为14位SAR ADC的时间序列发生器
5. Design of a wideband low-power continuous-time sigma-delta (SigmaDelta) analog-to-digital converter (ADC) in 90nm CMOS technology. [D] . Chen, Fang. 2009

机译：采用90nm CMOS技术的宽带低功耗连续时间sigma-delta（SigmaDelta）模数转换器（ADC）的设计。
6. Time-Interleaved SAR ADC with Background Timing-Skew Calibration for UWB Wireless Communication in IoT Systems [O] . Kiho Seong, Dong-Kyu Jung, Dong-Hyun Yoon, 2020

机译：物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
7. A 14-bit 10kS/s power efficient 65nm SAR ADC for cardiac implantable medical devices [O] . Bala Dastagiri Nadhindla, K Hari Kishore 2018

机译：14位10KS / S功率高效65nm SAR ADC用于心脏可植入医疗设备

A time sequence generator for 14-bit SAR ADCs in 90nm process

摘要

著录项

相似文献

相关主题

期刊订阅