• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Microelectronics >Hardware implementation of a SHA-3 application-specific instruction set processor
【24h】

Hardware implementation of a SHA-3 application-specific instruction set processor

机译：SHA-3专用指令集处理器的硬件实现

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Secure Hash Algorithm 3 (SHA-3) based on the Keccak algorithm is the new standard cryptographic hash function announced by the National Institute of Standards and Technology (NIST). Hash functions are a ubiquitous computing tool that is commonly used in security, authentication, and many other applications. The calculation of SHA-3 is very computational-intensive limiting its applicability on RISc processors used in modern embedded systems and Systems on chips (Socs). In this work, we study the SHA-3 computation bottlenecks on a 32-bit RISC processor and introduce two Application Specific Instruction Set Processor (ASIP) architectures to speedup SHA-3 computation on the 32-bit MIPS processor. Two ASIP architectures namely native datapath and coprocessor-based ASIPs are developed with the aid of codasip Studio, implemented and evaluated on a Xilinx Virtex-6 FPGA. Compared to the reference SHA-3 execution on MIPS, the evaluation results show a 25% and 61.4% speedup for the native and coprocessor-based ASIPs at the expense of a 8.6% and 25.8% resource overheads, respectively.
机译：基于Keccak算法的安全哈希算法3（SHA-3）是美国国家标准技术研究院（NIST）宣布的新标准加密哈希函数。哈希函数是一种无处不在的计算工具，通常用于安全性，身份验证和许多其他应用程序中。 SHA-3的计算量很大，这限制了它在现代嵌入式系统和片上系统（Socs）中使用的RISc处理器的适用性。在这项工作中，我们研究了32位RISC处理器上的SHA-3计算瓶颈，并介绍了两种专用指令集处理器（ASIP）架构来加快32位MIPS处理器上的SHA-3计算。借助codasip Studio开发了两种ASIP体系结构，即本机数据路径和基于协处理器的ASIP，并在Xilinx Virtex-6 FPGA上实现和评估。与在MIPS上执行参考SHA-3相比，评估结果表明，本机和基于协处理器的ASIP的速度分别提高了25％和61.4％，但分别消耗了8.6％和25.8％的资源开销。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号