• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Emerging Technologies >Compensation of loop delay in a continuous-time Delta Sigma modulator through HRZ DAC feedback
【24h】

Compensation of loop delay in a continuous-time Delta Sigma modulator through HRZ DAC feedback

机译：通过HRZ DAC反馈来补偿连续时间ΔSigma调制器中的循环延迟

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A Continuous-Time Delta-Sigma Modulator is presented for high resolution audio frequency applications with a sampling frequency of 6.5MHz and a signal bandwidth of 10KHz. Traditionally, such architectures suffer from the issue of ‘loop-delay’, which arises due to various non-idealities present in the circuit. The presented design addresses this problem by using Half-Delayed Return-to-Zero feedback signaling, as opposed to the prevalent Non-Return-to-Zero feedback signaling. The integrated circuit was designed and simulated in 250nm CMOS technology. The results show an improvement of 33.3dB in Signal-to Noise Ratio and stable loop output as compared to traditional architectures.
机译：为高分辨率音频应用提供连续时间Δ-Sigma调制器，采样频率为6.5MHz和10KHz的信号带宽。 传统上，这种架构遭受＆＃x2018的问题;环延迟＆＃x2019;由于电路中存在的各种非理想而产生的。 所提出的设计通过使用半延迟的返回到零反馈信令来解决这个问题，而不是普遍的非返回到零反馈信令。 集成电路在250nm CMOS技术中设计和模拟。 与传统架构相比，该结果显示出33.3dB的信号 - 信噪比和稳定的环路输出。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号