• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Asia and South Pacific Design Automation Conference >Extending the lifetime of object-based NAND flash device with STT-RAM/DRAM hybrid buffer
【24h】

Extending the lifetime of object-based NAND flash device with STT-RAM/DRAM hybrid buffer

机译：借助STT-RAM / DRAM混合缓冲器延长基于对象的NAND闪存设备的使用寿命

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A major limitation of NAND flash memory is erase-before-program characteristics. It incurs write amplification, severely degrading system performance and endurance. Previous works reveal that metadata update substantially contributes to write amplification in object-based NAND flash device (ONFD). To further reduce the overhead of metadata update in ONFD, we propose a hybrid buffer scheme (HBS) by utilizing the lower latency and byte-addressable characteristics of the promising emerging non-volatile memory STT-RAM. Our HBS proposes to store ONFD metadata with highest cost in a complement STT-RAM buffer to reduce write amplification. Considering limited size of STT-RAM, we propose a hybrid buffer management technique to maximize effective memory utilization. In addition, by leveraging non-volatility of STT-RAM, our HBS can also substantially reduce data recovery overhead and complexity upon power failure. Experiment results show that the proposed design can achieve up to 15% performance improvement with average 34% endurance extension compared to the state-of-the-art works.
机译：NAND闪存的主要限制是编程前擦除特性。这会导致写入放大，从而严重降低系统性能和耐用性。先前的工作表明，元数据更新在很大程度上促进了基于对象的NAND闪存设备（ONFD）中的写入放大。为了进一步减少ONFD中元数据更新的开销，我们通过利用有前途的新兴非易失性存储器STT-RAM的较低延迟和字节可寻址特性，提出了一种混合缓冲区方案（HBS）。我们的HBS建议将成本最高的ONFD元数据存储在补充STT-RAM缓冲区中，以减少写放大。考虑到STT-RAM的大小有限，我们提出了一种混合缓冲区管理技术来最大化有效的内存利用率。此外，通过利用STT-RAM的非易失性，我们的HBS还可显着减少电源故障时的数据恢复开销和复杂性。实验结果表明，与最新技术相比，所提出的设计可将性能提高15％，平均耐久性能提高34％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号