• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International conference on computer design >NVDL-Cache: Narrow-Width Value Aware Variable Delay Low-Power Data Cache
【24h】

NVDL-Cache: Narrow-Width Value Aware Variable Delay Low-Power Data Cache

机译：NVDL缓存：窄宽度值感知可变延迟低功耗数据缓存

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Cache memories dissipate a large portion of processors' power budget. On the other hand, due to unbalanced stress condition on their SRAMs, aging of cache memories is one of the most challenging reliability issues in modern processors. Therefore, power management and aging mitigation of these memories are mandatory in recent nanoscale technologies to achieve reliable and stable functionality of processor. Regarding the fact that the rate of Narrow-Width Values (NWVs) stored in data-caches memory is more than 80%, this work proposes an NWV-aware power consumption reduction and aging mitigation technique. In the proposed data-cache memory, the operating voltage of memory blocks which store the most significant bits of cache words is adjustable according to the rate of NWVs to reduce cache power consumption and aging rate. Our simulations show the proposed technique decreases the overall power dissipation of a 32KB cache memory by 44.20%, with 0.55% and 2.4% performance and area overheads, respectively. This technique prolongs the lifetime of the cache by up to 1.96x.
机译：高速缓存消耗了处理器功耗的很大一部分。另一方面，由于其SRAM上的不平衡应力条件，高速缓存的老化是现代处理器中最具挑战性的可靠性问题之一。因此，在最近的纳米级技术中，电源管理和缓解这些存储器的老化是必不可少的，以实现处理器的可靠和稳定的功能。关于存储在数据高速缓存中的NWV的比率超过80％的事实，这项工作提出了一种NWV感知的功耗降低和老化缓解技术。在提出的数据高速缓冲存储器中，存储高速缓存字的最高有效位的存储块的工作电压可以根据NWV的速率进行调整，以降低高速缓存的功耗和老化率。我们的仿真表明，所提出的技术使32KB高速缓存存储器的总功耗降低了44.20％，分别具有0.55％和2.4％的性能和面积开销。此技术将缓存的寿命延长了1.96倍。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号