首页> 外文会议>International conference on artificial neural networks >A Power-Efficient Architecture for On-Chip Reservoir Computing
【24h】

A Power-Efficient Architecture for On-Chip Reservoir Computing

机译:片上水库计算的高效架构

获取原文

摘要

Reservoir computing is a neuromorphic computing paradigm which is well suited for hardware implementations. In this work, an enhanced reservoir architecture is introduced as to lower the losses and improve mixing behaviour in silicon photonic reservoir computing designs.
机译:储层计算是一种神经形态计算范例,非常适合硬件实现。在这项工作中,引入了一种增强的储层体系结构,以降低硅光子储层计算设计中的损耗并改善混合性能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号