首页> 外文会议>Instrumentation and Measurement Technology Conference, 2002. IMTC/2002. Proceedings of the 19th IEEE >A non-linearity self-calibration technique for delay-locked loop delay-lines

【24h】

A non-linearity self-calibration technique for delay-locked loop delay-lines

机译：延迟锁定回路延迟线的非线性自校准技术

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《Instrumentation and Measurement Technology Conference, 2002. IMTC/2002. Proceedings of the 19th IEEE》|2002年|P.1007-1010|共4页
会议地点
作者
Baronti F.; Fanucci L.; Lunardini D.; Roncella R.; Saletti R.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. A delay-locked loop with self-calibration circuit for reducing phase error [J] . Shao-ku Kao Microelectronics journal . 2013,第8期

机译：具有自校准电路的延迟锁定环路，可减少相位误差
2. Clock Multiplication Techniques Using Digital Multiplying Delay-Locked Loops [J] . Elshazly A., Inti R., Young B., IEEE Journal of Solid-State Circuits . 2013,第6期

机译：使用数字乘法延迟锁定环的时钟乘法技术
3. Precise Multiphase Clock Generation Using Low-Jitter Delay-Locked Loop Techniques for Positron Emission Tomography Imaging [J] . Gao W., Gao D., Brasse D., Nuclear Science, IEEE Transactions on . 2010,第3期

机译：使用低抖动延迟锁定环技术进行正电子发射断层成像的精确多相时钟生成
4. A non-linearity self-calibration technique for delay-locked loop delay-lines [C] . F. Baronti, L. Fanucci, D. Lunardini, IEEE Instrumentation and Measurement Technology Conference . 2001

机译：延迟锁定环路延迟线的非线性自校准技术
5. Testing embedded phase-locked loops and delay-locked loops. [D] . Egan, Thomas Vincent. 2005

机译：测试嵌入式锁相环和延迟锁环。
6. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
7. Jitter transfer characteristics of delay-locked loops - theories and design techniques [O] . M. -j. Edward Lee, William J. Dally, Trey Greer, 2003

机译：延迟锁定环的抖动传递特性 - 理论和设计技术

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号