• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>The 2010 International Joint Conference on Neural Networks >Neocortical frame-free vision sensing and processing through scalable Spiking ConvNet hardware
【24h】

Neocortical frame-free vision sensing and processing through scalable Spiking ConvNet hardware

机译：通过可扩展的Spiking ConvNet硬件进行新皮质无框视觉感测和处理

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper summarizes how Convolutional Neural Networks (ConvNets) can be implemented in hardware using Spiking neural network Address-Event-Representation (AER) technology, for sophisticated pattern and object recognition tasks operating at mili second delay throughputs. Although such hardware would require hundreds of individual convolutional modules and thus is presently not yet available, we discuss methods and technologies for implementing it in the near future. On the other hand, we provide precise behavioral simulations of large scale spiking AER convolutional hardware and evaluate its performance, by using performance figures of already available AER convolution chips fed with real sensory data obtained from physically available AER motion retina chips. We provide simulation results of systems trained for people recognition, showing recognition delays of a few miliseconds from stimulus onset. ConvNets show good up scaling behavior and possibilities for being implemented efficiently with new nano scale hybrid CMOSonCMOS technologies.
机译：本文总结了如何使用Spiking神经网络地址事件表示（AER）技术在硬件中实现卷积神经网络（ConvNets），以实现以毫秒级延迟吞吐量运行的复杂模式和对象识别任务。尽管这样的硬件将需要数百个单独的卷积模块，因此目前尚不可用，但我们讨论了在不久的将来实现它的方法和技术。另一方面，我们通过使用已经提供的AER卷积芯片的性能数据，并从物理上可用的AER运动视网膜芯片获得的真实感官数据，提供大规模加标AER卷积硬件的精确行为模拟，并评估其性能。我们提供经过训练的可识别人的系统的仿真结果，显示从刺激发生几毫秒后的识别延迟。 ConvNets表现出良好的向上缩放行为，并具有通过新型纳米级混合CMOS / nonCMOS技术有效实施的可能性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号