Combinational circuits without false paths

著录项

• 来源
  《IEEE East-West Design Test Symposium》|2014年|1-6|共6页
• 会议地点
• 作者

  Matrosova A.; Kudin D.; Nikolaeva E.;

  展开▼
• 作者单位

  展开▼
• 会议组织
• 原文格式 PDF
• 正文语种
• 中图分类
• 关键词

  combinational circuits; logic design; combinational circuit design; false paths; Boolean functions; Circuit faults; Combinational circuits; Data structures; Design methodology; Logic gates; Sufficient conditions; Reed-Muller expression; binary decision diagram (BDD); disjoint sum of products (DSoP); false path; irredundant sum of products (irredundant SoP); path delay fault (PDF);

  机译：组合电路;逻辑设计;组合电路设计;错误路径;布尔函数;电路故障;组合电路;数据结构;设计方法;逻辑门;充分条件; Reed-Muller表达式;二进制决策图（BDD）;乘积和（DSoP）;错误的路径;乘积之和（冗余的SoP）;路径延迟故障（PDF）;