• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Computational Performance Evaluation >Design and Analysis of High-Speed Parallel Prefix Adder for Digital Circuit Design Applications
【24h】

Design and Analysis of High-Speed Parallel Prefix Adder for Digital Circuit Design Applications

机译：用于数字电路设计应用的高速并行前缀加法器的设计和分析

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Adders play a crucial role and are one of the fundamental building blocks in application like signal processing. In the modern scenario, integrated circuits are majorly used in which the requirement of adder module is vital. This paper addresses various forms of adders which include Ripple-carry (RC), Carry-skip (CSk), Carry-lookahead (CL) and Kogge-stone(KS) adders. These adders can meet certain design constraints in digital VLSI circuits, such as speed and area. For various bit-lengths, a new KS adder is proposed in this paper which was analyzed on the basis of delay. The proposed adder with 8, 16, 32, 64 and 128 bit-length results in 7.487ns, 9.248ns, 10.295ns, 7.259ns and 6.814ns delay respectively.84.11% improvement has been analyzed for 128 bit KS adder in comparison with CSk adder, 88.34 % in comparison with RC adder and 88.83% in comparison with CL adder. The proposed KS architecture can be used in time critical FPGA based signal processing applications.
机译：加法者起到一个至关重要的作用，并且是应用程序处理中的基本构建块之一。在现代场景中，主要使用集成电路，其中加法器模块的要求是至关重要的。本文涉及各种形式的加入剂，包括涟漪携带（RC），携带跳过（CSK），携带保护（CL）和Kogge - 石（KS）加法器。这些添加剂可以满足数字VLSI电路中某些设计约束，例如速度和区域。对于各种比特长度，本文提出了一种新的KS加法器，基于延迟分析。具有8,16,32,64和128位的提出的加法器在7.487ns，9.248ns，10.295ns，7.259ns和6.814ns，7.25ns和6.814ns的延迟中分析了128位KS加法器，与CSK相比分析了128位KS加法器与RC加法器相比，加法器，88.34％，与CLAdder相比，88.83％。所提出的KS架构可以在时间关键的FPGA信号处理应用中使用。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号