• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>IEEE Workshop on Signal Processing Systems >Partial sums generation architecture for successive cancellation decoding of polar codes
【24h】

Partial sums generation architecture for successive cancellation decoding of polar codes

机译：偏和码的连续抵消解码的部分和生成架构

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Polar codes are a new family of error correction codes for which efficient hardware architectures have to be defined for the encoder and the decoder. Polar codes are decoded using the successive cancellation decoding algorithm that includes partial sums computations. We take advantage of the recursive structure of polar codes to introduce an efficient partial sums computation unit that can also implements the encoder. The proposed architecture is synthesized for several code-lengths in 65nm ASIC technology. The area of the resulting design is reduced up to 26% and the maximum working frequency is improved by 25%.
机译：极地码是新的纠错码系列，必须为编码器和解码器定义有效的硬件体系结构。使用包括部分和计算在内的连续消除解码算法对极性码进行解码。我们利用极性码的递归结构来引入有效的部分和计算单元，该单元也可以实现编码器。在65nm ASIC技术中，针对几种代码长度，对提出的体系结构进行了综合。最终设计的面积减少了多达26％，最大工作频率提高了25％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号