• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Intelligent System and Applied Material >An encoder used in an ultra high-speed folding and interpolating ADC
【24h】

An encoder used in an ultra high-speed folding and interpolating ADC

机译：用于超高速折叠和内插ADC的编码器

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

High speed encoder is the key element of high speed analog-to-digital converter (ADC). Therefor the type of encoder, the type of code, bubble error suppression and bit synchronization must be taken into careful consideration especially for folding and interpolating ADC. To reduce the bubble error which may resulted from the circuit niose, comparator metastability and other interference, the output of quantizer is first encoded with gray code and then converted to binary code. This high speed encoder is verified in the whole time- interleaved ADC with 0.18 Bi-CMOS technology, the whole ADC can achieve a SNR of 45 dB at the sampling rate of 5GHz and input frequency of 495MHz, meanwhile a bit error rate(BER) of less than 10~(-16) is ensured by this design.
机译：高速编码器是高速模数转换器（ADC）的关键元件。因此，必须以折叠和插值ADC为仔细考虑，因此必须考虑代码的类型，代码类型，气泡误差抑制和比特同步。为了减少可能由电路钻头，比较器亚稳态性和其他干扰导致的气泡误差，量化器的输出首先用格雷码编码，然后转换为二进制代码。该高速编码器在整个时间交错的ADC中验证了0.18 Bi-CMOS技术，整个ADC可以以5GHz的5GHz采样率实现45 dB的SNR，输入频率为495MHz，同时有点错误率（BER）通过这种设计确保了小于10〜（-16）。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号